特許ウォッチ

公開番号2025013466
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2024192974,2020214010
出願日2024-11-01,2020-12-23
発明の名称半導体装置および半導体装置の製造方法
出願人キヤノン株式会社
代理人個人,個人,個人,個人,個人
主分類H10F 39/18 20250101AFI20250117BHJP()
要約【課題】半導体装置における配線の微細化と信号伝送の高速化の少なくとも一方を実現する有利な技術を提供する。
【解決手段】半導体層の上に、各々がダマシン構造を有する複数の配線を備えた半導体装置であって、複数の配線は互いに隣り合う第1配線および第2配線を含み、第1配線は、第1配線が延在する方向に沿って、第1部分と、第2部分と、第1部分と第2部分との間の第3部分と、を有し、第3部分の幅が第1部分の幅および第2部分の幅よりも大きい。
【選択図】図2
特許請求の範囲【請求項１】
半導体層の上に、各々がダマシン構造を有する複数の配線を備えた半導体装置であって、
前記複数の配線は互いに隣り合う第１配線および第２配線を含み、
前記第１配線の一端と他端との間の距離が３３ｍｍよりも大きく、
前記第１配線は、前記第１配線が延在する方向に沿って、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を有し、
前記第１部分の幅および前記第２部分の幅が１８０ｎｍよりも小さく、
前記第３部分の幅が前記第１部分の前記幅および前記第２部分の前記幅よりも大きいことを特徴とする半導体装置。
続きを表示（約 1,200 文字）【請求項２】
半導体層の上に、各々がダマシン構造を有する複数の配線を備えた半導体装置であって、
前記複数の配線は互いに隣り合う第１配線および第２配線を含み、
前記第１配線は、前記第１配線が延在する方向に沿って、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を有し、
前記第１配線の前記第１部分と前記第２部分との間の距離が３３ｍｍよりも大きく、
前記第３部分の幅は、前記第１部分から前記第２部分までの範囲における前記第１配線の最大幅であって、１８０ｎｍよりも小さいことを特徴とする半導体装置。
【請求項３】
前記第３部分の前記幅と前記第１部分の前記幅との差、および、前記第３部分の前記幅と前記第２部分の前記幅との差が、５０ｎｍよりも大きい、請求項１または２に記載の半導体装置。
【請求項４】
前記第３部分の前記幅と前記第１部分の前記幅との差が、前記第１部分の前記幅よりも小さく、前記第３部分の前記幅と前記第２部分の前記幅との差が、前記第２部分の前記幅よりも小さい、請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記第３部分の前記幅が１１０ｎｍよりも大きい、請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第３部分と前記第２配線との間の距離が、前記第１部分の前記幅および前記第２部分の前記幅よりも大きい、請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１部分と前記第２配線との間の距離、および、前記第２部分と前記第２配線との間の距離が、前記第３部分の前記幅よりも小さい請求項１乃至６のいずれか１項に記載の半導体装置。
【請求項８】
前記方向に沿った前記第２部分の長さは、前記第１部分の前記幅および前記第２部分の前記幅よりも大きい、請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１部分は、前記方向に沿って、前記一端と前記第３部分との間に位置し、
前記第２部分は、前記方向に沿って、前記他端と前記第３部分との間に位置し、
前記第１配線は、前記方向に沿って、前記一端と前記第１部分との間の第４部分と、前記第４部分と前記第１部分との間の第５部分と、前記他端と前記第２部分との間の第６部分と、前記第６部分と前記第２部分との間の第７部分と、を有し、
前記第５部分の幅および前記第７部分の幅が、前記第１部分の前記幅、前記第２部分の前記幅、前記第４部分の幅および前記第６部分の幅よりも大きい、請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記半導体層は複数の光電変換部を有する、請求項１乃至９のいずれか１項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
半導体装置においては、配線の微細化のためダマシン配線が用いられる。特許文献１には、ダマシン配線を繋ぎ露光で形成することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１４－２２９７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、繋ぎ部分での繋ぎ誤差によって、配線の断線あるいは不適切な配線との短絡が生じやすいという課題がある。この課題は、配線の微細化に伴って顕在化しうるため、これらの課題は微細化の障壁になりうる。また、配線による信号伝送の高速化に向けた検討がなされていない。そこで本発明は、半導体装置における配線に関し、微細化と信号伝送の高速化の少なくとも一方に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的のための第１の観点は、半導体層の上に、各々がダマシン構造を有する複数の配線を備えた半導体装置であって、前記複数の配線は互いに隣り合う第１配線および第２配線を含み、前記第１配線の一端と他端との間の距離が３３ｍｍよりも大きく、前記第１配線は、前記第１配線が延在する方向に沿って、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を有し、前記第１部分の幅および前記第２部分の幅が１８０ｎｍよりも小さく、前記第３部分の幅が前記第１部分の前記幅および前記第２部分の前記幅よりも大きいことを特徴とする。
【０００６】
上記目的のための別の観点は、半導体層の上に、各々がダマシン構造を有する複数の配線を備えた半導体装置であって、
前記複数の配線は互いに隣り合う第１配線および第２配線を含み、
前記第１配線は、前記第１配線が延在する方向に沿って、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を有し、
前記第１配線の前記第１部分と前記第２部分との間の距離が３３ｍｍよりも大きく、
前記第３部分の幅は、前記第１部分から前記第２部分までの範囲における前記第１配線の最大幅であって、１８０ｎｍよりも小さいことを特徴とする半導体装置である。
【０００７】
上記目的のための別の観点は、半導体層と、前記半導体層の上に設けられた絶縁体膜と、を含むウエハを用意する工程と、前記絶縁体膜の上に設けられたポジ型のフォトレジスト膜を露光する露光工程と、前記フォトレジスト膜を現像して前記フォトレジスト膜からレジストパターンを形成する現像工程と、前記レジストパターンを用いて前記絶縁体膜を加工して前記絶縁体膜にトレンチを形成する加工工程と、前記トレンチの中に配線を形成する工程と、を有する半導体装置の製造方法であって、前記ウエハは、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を有し、前記トレンチは、前記第１領域から前記第３領域を介して前記第２領域まで延在しており、前記露光工程は、前記第１領域および前記第３領域の上において前記フォトレジスト膜を露光する第１露光ショットと、前記第１露光ショットの後に、前記第２領域および前記第３領域の上において前記フォトレジスト膜を露光する第２露光ショットと、を含み、前記配線は、前記配線が延在する方向に沿って、前記第１領域の上に位置する第１部分と、前記第２領域の上に位置する第２部分と、前記第３領域の上に位置する第３部分と、を有し、前記第３部分の幅が前記第１部分の前記幅および前記第２部分の前記幅よりも大きいことを特徴とする。
【０００８】
上記目的のための別の観点は、複数行および複数列に渡って配され、各々が光電変換部を備える複数の単位画素と、１列の前記単位画素に接続され、前記単位画素の出力を伝送する複数の出力線とを有する半導体装置であって、前記複数の出力線は、第１出力線と、前記第１出力線と隣り合う部分を備える第２出力線と、前記第２出力線と隣り合う部分を備える第３出力線とを少なくとも含み、前記第１出力線、前記第２出力線、前記第３出力線はともに第１方向に沿って延在する部分を含み、前記第１出力線、前記第２出力線、前記第３出力線は、第１の位置と、前記第１の位置とは別の第２の位置とを通り、前記第１出力線と前記第２出力線との間の距離と、前記第２出力線と前記第３出力線との間の距離と、前記第１出力線と前記第３出力線との間の距離のうちの少なくとも２つの距離の各々が、前記第１の位置よりも前記第２の位置の方が長いことを特徴とする半導体装置である。
【０００９】
上記目的のための別の観点は、半導体層と、前記半導体層の上に設けられた絶縁体膜と、を含むウエハを用意する工程と、前記絶縁体膜の上に設けられたポジ型のフォトレジスト膜を露光する露光工程と、前記フォトレジスト膜を現像して前記フォトレジスト膜からレジストパターンを形成する現像工程と、前記レジストパターンを用いて前記絶縁体膜を加工して前記絶縁体膜にトレンチを形成する加工工程と、前記トレンチの中に配線を形成する配線工程と、を有する半導体装置の製造方法であって、前記ウエハは、第１領域と、第２領域と、前記第１領域と前記第２領域との間の第３領域と、を有し、前記トレンチは、前記第１領域から前記第３領域を介して前記第２領域まで延在しており、前記露光工程は、前記第１領域および前記第３領域の上において前記フォトレジスト膜を露光する第１露光ショットと、前記第１露光ショットの後に、前記第２領域および前記第３領域の上において前記フォトレジスト膜を露光する第２露光ショットと、を含み、前記露光工程の前記第１露光ショットと前記第２露光ショットの間における前記フォトレジスト膜は、前記第１領域の上に位置し前記第１露光ショットで露光された第１露光部と、前記第３領域の上に位置し前記第１露光ショットで露光された第２露光部と、前記第１露光部と前記第２露光部との間に位置し前記第１露光ショットで露光された第３露光部と、を有し、前記露光工程の前記第２露光ショットの間の後における前記フォトレジスト膜は、前記第２領域の上に位置し前記第２露光ショットで露光された第４露光部と、前記第３領域の上に位置し前記第２露光ショットで露光された第５露光部と、前記第４露光部と前記第５露光部との間に位置し前記第２露光ショットで露光された第６露光部と、を有し、前記第５露光部の少なくとも一部が前記第２露光部を含み、前記現像工程では、前記第１露光部、前記第２露光部、前記第３露光部、前記第４露光部、前記第５露光部および前記第６露光部が除去され、前記第２露光部の幅が前記第３露光部の幅よりも小さいことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、半導体装置における配線に関し、微細化と信号伝送の高速化の少なくとも一方について有利な技術を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許