特許ウォッチ

公開番号2025011601
公報種別公開特許公報(A)
公開日2025-01-24
出願番号2023113804
出願日2023-07-11
発明の名称放射線検出器、および検出システム
出願人キヤノン株式会社
代理人個人,個人,個人,個人,個人
主分類H10F 39/10 20250101AFI20250117BHJP()
要約【課題】画素領域と周辺回路領域の間の中間領域において、ダミーパターンを配置しても、ダミーパターンのチャージアップによる絶縁層の絶縁破壊が抑制された放射線検出器を提供する。
【解決手段】一様態は、画素領域と、周辺回路領域と、前記画素領域と前記周辺回路領域の間に配された第1中間領域と、を有し、前記第1中間領域において絶縁層を間に挟んで絶縁層上に配された第1導電層に所定の電位が供給されるように構成された放射線検出器に関する。
【選択図】図4
特許請求の範囲【請求項１】
複数の画素が配された画素領域と、
前記複数の画素からの信号を処理する信号処理回路が設けられた周辺回路領域と、
前記画素領域と前記周辺回路領域との間に配される第１中間領域と、を有し、
前記複数の画素のそれぞれは、
半導体基板に設けられた放射線検出素子と、
前記放射線検出素子に蓄積された電荷に応じた信号を出力するトランジスタと、を有し、
前記画素領域、前記第１中間領域、及び前記周辺回路領域において、前記半導体基板の上に絶縁層が配され、前記絶縁層の上に層間絶縁層が配され、
前記トランジスタは、前記絶縁層の上に設けられたゲート電極を有し、
前記第１中間領域は、前記絶縁層に接して配される第１導電層を有し、
前記第１導電層に、第１電位が供給されるように構成されていることを特徴とする放射線検出器。
続きを表示（約 1,100 文字）【請求項２】
前記第１導電層はポリシリコンを有する請求項１に記載の放射線検出器。
【請求項３】
複数の画素が配された画素領域と、
前記複数の画素からの信号を処理する信号処理回路が設けられた周辺回路領域と、
前記画素領域と前記周辺回路領域との間に配される第１中間領域と、を有し、
前記複数の画素のそれぞれは、
半導体基板に設けられた放射線検出素子と、
ゲート電極を有し、前記放射線検出素子に蓄積された電荷に応じた信号を出力するトランジスタと、を有し、
前記第１中間領域は、前記半導体基板に配される絶縁層と、前記絶縁層の上に配されポリシリコンを有する第１導電層と、を有し、
前記放射線検出素子、前記トランジスタ、及び前記第１導電層の上に層間絶縁層が配され、
前記第１導電層に、第１電位が供給されるように構成されていることを特徴とする放射線検出器。
【請求項４】
前記半導体基板の前記第１導電層が配される面に対する垂直方向からの平面視において、前記第１導電層の面積は、前記複数の画素が有する１つの画素における前記ゲート電極の面積と異なる請求項１乃至３のいずれか１項に記載の放射線検出器。
【請求項５】
前記平面視において、前記第１導電層の面積は、前記１つの画素の前記ゲート電極の面積より大きい請求項４に記載の放射線検出器。
【請求項６】
前記平面視において、前記第１導電層の面積は、前記１つの画素の前記ゲート電極の面積の２倍以上である請求項４に記載の放射線検出器。
【請求項７】
前記層間絶縁層の上に第１配線が配され、前記第１導電層は前記第１配線に接続されている請求項１乃至３のいずれか１項に記載の放射線検出装置。
【請求項８】
前記第１中間領域において、前記半導体基板は、前記絶縁層に接して配され、第１導電型を有する第１不純物領域を有し、
前記第１不純物領域には、前記第１電位が供給されるように構成されている請求項１乃至３のいずれか１項に記載の放射線検出器。
【請求項９】
前記画素領域において、前記半導体基板は、前記第１導電型の第２不純物領域と、前記第２不純物領域の中に配され、前記第１導電型と異なる第２導電型を有する第３不純物領域を有し、
前記第２不純物領域には、前記第１電位が供給されるように構成されている請求項８に記載の放射線検出器。
【請求項１０】
前記第１電位はグランド電位である請求項１乃至３のいずれか１項に記載の放射線検出器。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、放射線検出器、および検出システムに関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
可視光やＸ線等の放射線（エネルギー線）を検出可能な検出器として、検出素子にＣＭＯＳイメージセンサに似た画素構造を備えた検出器が知られている。例えば、周辺回路領域には放射線が照射されず画素領域には放射線が照射されるような開口を有する遮蔽部材が設けられた放射線検出器が提案されている。
【０００３】
ここで、ＣＭＯＳイメージセンサは、画素領域と周辺回路領域が１個の半導体チップ上に一体的に形成され、近年チップサイズの縮小化や多画素化が進んでいる。それに伴って配線部の微細化が必要とされ、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）による層間絶縁膜の平坦化が行われている。この時、画素領域と周辺回路領域における導電層のパターン密度が異なると、その上に配される層間絶縁層に対するＣＭＰの研磨レートが異なってしまいう。これにより、画素領域と周辺回路領域の間で層間絶縁膜の膜厚の高低差が生じて、ＣＭＯＳイメージセンサの特性に影響を与えていた。
【０００４】
これに対し、特許文献１では、ゲート電極を形成する導電層でダミーパターンを配置することによって層間絶縁膜の膜厚の高低差を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特開２００８－９８３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
放射線検出器では、遮蔽部材の開口と検出素子を有する画素領域の間の位置合わせのバラつきや、遮蔽部材の開口から周辺回路領域へ回り込む放射線の広がり、などを考慮して、画素領域と周辺回路領域の間に緩衝領域を設ける構成としてもよい。この場合、上述のように、ＣＭＰによる層間絶縁膜の平坦化のため、この緩衝領域においても特許文献１のようにダミーパターンを配置することが考えられる。
【０００７】
しかし、特許文献１のダミーパターンは、周囲のパターンのいずれにも電気的に接続されず、フローティングである。緩衝領域は遮蔽部材の位置によっては放射線が照射されてしまうため、フローティングのダミーパターンに放射線が照射されることでダミーパターンがチャージアップすることがある。ダミーパターンがチャージアップするとダミーパターンに隣接する絶縁層において絶縁破壊が起こり、放射線検出器が故障する可能性がある。
【０００８】
本発明の一様態は、上記に鑑みてなされたものであり、画素領域と周辺回路領域の間の緩衝領域において、ダミーパターンを配置しても、ダミーパターンのチャージアップによる絶縁層の絶縁破壊が抑制された放射線検出器を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一様態は、複数の画素が配された画素領域と、前記複数の画素からの信号を処理する信号処理回路が設けられた周辺回路領域と、前記画素領域と前記周辺回路領域との間に配される第１中間領域と、を有し、前記複数の画素のそれぞれは、半導体基板に設けられた放射線検出素子と、前記放射線検出素子に蓄積された電荷に応じた信号を出力するトランジスタと、を有し、前記画素領域、前記第１中間領域、及び前記周辺回路領域において、前記半導体基板の上に絶縁層が配され、前記絶縁層の上に層間絶縁層が配され、前記トランジスタは、前記絶縁層の上に設けられたゲート電極を有し、前記第１中間領域は、前記絶縁層に接して配される第１導電層を有し、前記第１導電層に、第１電位が供給されるように構成されていることを特徴とする放射線検出器に関する。
【００１０】
また、本発明の別の一様態は、複数の画素が配された画素領域と、前記複数の画素からの信号を処理する信号処理回路が設けられた周辺回路領域と、前記画素領域と前記周辺回路領域との間に配される第１中間領域と、を有し、前記複数の画素のそれぞれは、半導体基板に設けられた放射線検出素子と、ゲート電極を有し、前記放射線検出素子に蓄積された電荷に応じた信号を出力するトランジスタと、を有し、前記第１中間領域は、前記半導体基板に配される絶縁層と、前記絶縁層の上に配されポリシリコンを有する第１導電層と、を有し、前記放電検出素子、前記トランジスタ、及び前記第１導電層の上に層間絶縁層が配され、前記第１導電層に、第１電位が供給されるように構成されていることを特徴とする放射線検出器に関する。
【発明の効果】
（【００１１】以降は省略されています）

関連特許