特許ウォッチ

公開番号2024139806
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023050712
出願日2023-03-28
発明の名称半導体記憶装置、制御方法及び制御装置
出願人華邦電子股ふん有限公司,Winbond Electronics Corp.
代理人個人,個人
主分類G11C 29/02 20060101AFI20241003BHJP(情報記憶)
要約【課題】センスアンプ自体の構成を変えることなく、センスアンプを構成するトランジスタの製造上のばらつきに起因した誤動作を抑制することができる半導体記憶装置等を提供する。
【解決手段】半導体記憶装置は、複数のワード線及びビット線と、複数のワード線のうち何れかのワード線とビット線とに接続された複数のメモリセルからなるメモリセルアレイ111と、ビット線に接続されたセンスアンプ13と、を備えた半導体記憶装置であって、センスアンプ13のセンシング動作の条件に関するパラメータを変化させながら、メモリセルからのデータ読み出し動作において期待値とは異なる値が読み出される読み出し誤りメモリセル数をカウントし、読み出し誤りメモリセル数が最小となる当該動作不良メモリセル数が最小となるようにパラメータの値を調整する調整部を備える。
【選択図】図1
特許請求の範囲【請求項１】
複数のワード線及びビット線と、
前記複数のワード線のうち何れかのワード線と前記ビット線とに接続された複数のメモリセルからなるメモリセルアレイと、
前記ビット線に接続されたセンスアンプと、を備えた半導体記憶装置であって、
前記センスアンプのセンシング動作の条件に関するパラメータを変化させながら、前記メモリセルからのデータ読み出し動作において期待値とは異なる値が読み出される読み出し誤りメモリセル数をカウントし、
当該読み出し誤りメモリセル数が最小となるように前記パラメータの値を調整する調整部を備えることを特徴とする
半導体記憶装置。
続きを表示（約 1,600 文字）【請求項２】
前記調整部は、前記パラメータを変化させながら、前記メモリセルが「１」「０」データの読み出し動作において読み出し誤りが存在している場合に前記パラメータにおける「１」データの読み出し動作において読み出し誤りが存在しているメモリセル数と「０」データの読み出し動作において読み出し誤りが存在しているメモリセル数とをカウントし、
前記「１」データの読み出し動作において読み出し誤りが存在しているメモリセル数と、前記「０」データの読み出し動作において読み出し誤りが存在しているメモリセル数とを比較して、多い方を前記読み出し誤りメモリセル数とし、当該読み出し誤りメモリセル数が最小になるように前記パラメータの値を調整することを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
前記調整部は、前記「１」データの読み出し動作において読み出し誤りが存在しているメモリセル数と前記「０」データの読み出し動作において読み出し誤りが存在しているメモリセル数とをカウントし、これらのうちのいずれか一方の前記メモリセル数が所定の値以上である場合には、値の大きさの比較を行わず、これらの当該メモリセル数を前記読み出し誤りメモリセル数とすることを特徴とする請求項２記載の半導体記憶装置。
【請求項４】
前記メモリセルアレイは、スペアセルを含み、
前記調整部により前記読み出し誤りメモリセル数が最小になるように前記パラメータの値が調整された後に、前記パラメータにおける読み出し誤りが存在しているメモリセルに対して当該スペアセルを用いた冗長救済を行うことを特徴とする請求項１記載の半導体記憶装置。
【請求項５】
前記パラメータの値から所定の範囲のパラメータの値において前記パラメータにおける読み出し誤りが存在しているメモリセルに対して前記スペアセルを用いた冗長救済を行うことを特徴とする請求項４記載の半導体記憶装置。
【請求項６】
前記センスアンプは、一対の前記ビット線間に接続された、２つのｎＭＯＳトランジスタ及び２つのｐＭＯＳトランジスタとからなるクロスカップルドラッチタイプのセンスアンプであることを特徴とする請求項１記載の半導体記憶装置。
【請求項７】
前記パラメータは、前記センスアンプを構成するｎＭＯＳトランジスタのバックバイアス電圧、前記センスアンプの電源電圧及び一対の前記ビット線間の平衡電圧の少なくともいずれか一つであることを特徴とする請求項６記載の半導体記憶装置。
【請求項８】
前記調整部は、エラーが含まれない複数ビットからなる期待値データ情報と、メモリセルアレイから読み出した複数ビットからなる読み出しデータ情報とが入力され、これらの読み出しデータ情報から、前記メモリセルの「１」「０」いずれの読み出し動作においてどの前記メモリセルにおいて前記読み出し誤りが存在しているかを特定するエラー情報を生成する第一比較器を備えることを特徴とする請求項２記載の半導体記憶装置。
【請求項９】
前記調整部が、前記「１」データの読み出し動作において読み出し誤りが存在しているメモリセル数と前記「０」データの読み出し動作において読み出し誤りが存在しているメモリセル数とをカウントし、これらのうちのいずれか一方の前記メモリセル数が所定の値以上である場合には、アラームを発するように構成したことを特徴とする請求項２記載の半導体記憶装置。
【請求項１０】
前記調整部が、誤り検出・訂正を行うＥＣＣ部を含み、前記ＥＣＣ部による誤り検出を行うことで、「１」「０」いずれの読み出し動作においてどの前記メモリセルにおいて前記読み出し誤りが存在しているかを特定するエラー情報を生成することを特徴とする請求項２記載の半導体記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体記憶装置、制御方法及び制御装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体記憶装置は、複数のメモリセルからなるメモリセルアレイを有し、このメモリセルアレイに接続された複数のビット線に対応してセンスアンプが設けられている。センスアンプは、データの読み出し時には、メモリセルからビット線に読み出されたデータを検知及び増幅し、データの書き込み時には、書き込みデータをビット線に転送する。
【０００３】
センスアンプとしては、クロスカップルドラッチタイプが知られているが、センスアンプを構成する素子における製造上のばらつきが原因であるミスマッチ（例えば、閾値電圧のミスマッチなど）が存在する場合、有効ではないセンシングが発生し、誤動作が生じる可能性がある。
【０００４】
このような誤動作を抑制するために、例えば、特許文献１のようなトランジスタ特性のばらつきの影響を受けにくい構成のセンスアンプが知られている。
【先行技術文献】
【特許文献】
【０００５】
特開２０１９－０４０６６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、センスアンプの構成を大幅に変更することは、コストや集積化の観点で好ましくないことも多い。
【０００７】
本発明は上記課題に鑑みてなされたものであり、センスアンプ自体の構成を変えることなく、センスアンプを構成するトランジスタの製造上のばらつきに起因した誤動作を抑制することができる半導体記憶装置、制御方法及び制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の半導体記憶装置は、複数のワード線及びビット線と、前記複数のワード線のうち何れかのワード線と前記ビット線とに接続された複数のメモリセルからなるメモリセルアレイと、前記ビット線に接続されたセンスアンプと、を備えた半導体記憶装置であって、前記センスアンプのセンシング動作の条件に関するパラメータを変化させながら、前記メモリセルからのデータ読み出し動作において期待値とは異なる値が誤って読み出されたセルが存在していれば、前記パラメータにおける読み出し誤りメモリセル数をカウントし、当該読み出し誤りメモリセル数が最小となるように前記パラメータの値を調整する調整部を備えることを特徴とする。
【０００９】
本発明の半導体記憶装置の制御方法は、複数のワード線及びビット線と、前記複数のワード線のうち何れかのワード線と前記ビット線とに接続された複数のメモリセルからなるメモリセルアレイと、前記一対のビット線に接続されたセンスアンプと、を備えた半導体記憶装置の制御方法であって、前記センスアンプのセンシング動作の条件に関するパラメータを変化させながら、前記メモリセルからのデータ読み出し動作において期待値とは異なる値が読み出されるセルが存在している場合に、前記パラメータにおける読み出し誤りメモリセル数をカウントし、当該読み出し誤りメモリセル数が最小となるように前記パラメータの値を調整することを特徴とする。
【００１０】
本発明の半導体記憶装置に設けられる制御装置は、複数のワード線及びビット線と、前記複数のワード線のうち何れかのワード線と前記ビット線とに接続された複数のメモリセルからなるメモリセルアレイと、前記一対のビット線に接続されたセンスアンプと、を備えた半導体記憶装置に設けられる制御回路であって、前記センスアンプのセンシング動作の条件に関するパラメータを変化させながら、前記メモリセルからのデータ読み出し動作において期待値とは異なる値が読み出されるセルが存在している場合に、前記パラメータにおける読み出し誤りメモリセル数をカウントし、当該読み出し誤りメモリセル数が最小となるように前記パラメータの値を調整する調整部を有することを特徴とする。
【発明の効果】
（【００１１】以降は省略されています）

関連特許