特許ウォッチ

公開番号2024129878
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023039246
出願日2023-03-14
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人きさらぎ国際特許事務所
主分類G11C 11/56 20060101AFI20240920BHJP(情報記憶)
要約【課題】信頼性の低下を抑制しつつ、データの書き込みに要する時間を削減する。
【解決手段】メモリシステムは、a(aは3以上の整数)ビットのデータを記憶可能なメモリセルを含む不揮発性メモリと、不揮発性メモリに接続されるコントローラと、を備える。コントローラは、メモリセルにb(bはa未満の正の整数)ビットのデータを記憶させる第1書込動作と、メモリセルに、更にcビット(cはa-bと等しい正の整数)のデータを記憶させる第2書込動作と、を不揮発性メモリに実行させることが可能である。第1書込動作を実行してからしきい値時間の経過前に第2書込動作を実行する場合、コントローラは、不揮発性メモリに、bビットのデータを入力せず、cビットのデータを入力する。第1書込動作を実行してからしきい値時間の経過後に第2書込動作を実行する場合、コントローラは、不揮発性メモリに、bビットのデータ及びcビットのデータを入力する。
【選択図】図35
特許請求の範囲【請求項１】
ａ（ａは３以上の整数）ビットのデータを記憶可能なメモリセルを含む不揮発性メモリと、
前記不揮発性メモリに接続されるコントローラと
を備えるメモリシステムであって、
前記コントローラは、前記メモリセルへデータを書き込むために、
前記メモリセルにｂ（ｂはａ未満の正の整数）ビットのデータを記憶させる第１書込動作と、
前記ｂビットのデータが記憶された前記メモリセルに、更にｃ（ｃはａ－ｂと等しい正の整数）ビットのデータを記憶させる第２書込動作と、
を前記不揮発性メモリに実行させることが可能であり、
前記第１書込動作を実行してからしきい値時間の経過前に前記第２書込動作を実行する場合、前記第２書込動作に際して、前記コントローラは、前記不揮発性メモリに、前記ｂビットのデータを入力せず、前記ｃビットのデータを入力し、
前記第１書込動作を実行してから前記しきい値時間の経過後に前記第２書込動作を実行する場合、前記第２書込動作に際して、前記コントローラは、前記不揮発性メモリに、前記ｂビットのデータ及び前記ｃビットのデータを入力する
メモリシステム。
続きを表示（約 2,000 文字）【請求項２】
前記不揮発性メモリは、前記第１書込動作が実行された前記メモリセルからデータを読み出す読出動作を実行可能であり、
前記コントローラは、前記第１書込動作を実行してから前記しきい値時間の経過前に前記第２書込動作を実行する場合、前記第２書込動作に際して、前記不揮発性メモリに前記読出動作を実行させ、前記読出動作によって読み出された前記データを前記コントローラに送信させずに、前記第２書込動作を実行させる
請求項１記載のメモリシステム。
【請求項３】
前記コントローラに接続された記憶装置を更に備え、
前記コントローラは、前記第１書込動作を実行してから前記しきい値時間の経過後に前記第２書込動作を実行する場合、前記第２書込動作に際して、前記記憶装置から前記ｂビットのデータを読み出し、前記ｂビットのデータを前記不揮発性メモリに入力する
請求項１記載のメモリシステム。
【請求項４】
前記不揮発性メモリは、前記第１書込動作が実行された前記メモリセルからデータを読み出す読出動作を実行可能であり、
前記コントローラは、前記第１書込動作を実行してから前記しきい値時間の経過後に前記第２書込動作を実行する場合、前記第２書込動作に際して、前記不揮発性メモリに前記読出動作を実行させ、前記読出動作によって読み出された前記データを前記コントローラに送信させ、
前記コントローラは、前記送信されたデータに基づくデータを前記ｂビットのデータとして前記不揮発性メモリに入力する
請求項１記載のメモリシステム。
【請求項５】
前記コントローラは、前記ｂビットのデータを前記不揮発性メモリに入力する前に、前記送信されたデータに対して誤り検出／訂正を実行する
請求項４記載のメモリシステム。
【請求項６】
ａ（ａは３以上の整数）ビットのデータを記憶可能なメモリセルを含む不揮発性メモリと、
前記不揮発性メモリに接続されるコントローラと
を備えるメモリシステムであって、
前記コントローラは、前記メモリセルへデータを書き込むために、
前記メモリセルにｂ（ｂはａ未満の正の整数）ビットのデータを記憶させる第１書込動作と、
前記ｂビットのデータが記憶された前記メモリセルに、更にｃ（ｃはａ－ｂと等しい正の整数）ビットのデータを記憶させる第２書込動作と、
を前記不揮発性メモリに実行させることが可能であり、
前記第２書込動作が実行される前記メモリセルに対応する誤りビット数がしきい値よりも小さい場合、前記第２書込動作に際して、前記コントローラは、前記不揮発性メモリに、前記ｂビットのデータを入力せず、前記ｃビットのデータを入力し、
前記誤りビット数が前記しきい値よりも小さくない場合、前記第２書込動作に際して、前記コントローラから前記不揮発性メモリに、前記ｂビットのデータ及び前記ｃビットのデータを入力する
メモリシステム。
【請求項７】
前記不揮発性メモリは、前記第１書込動作が実行された前記メモリセルからデータを読み出す読出動作を実行可能であり、
前記コントローラは、前記誤りビット数が前記しきい値よりも小さい場合、前記第２書込動作に際して、前記不揮発性メモリに前記読出動作を実行させ、前記読出動作によって読み出された前記データを前記コントローラに送信させずに、前記第２書込動作を実行させる
請求項６記載のメモリシステム。
【請求項８】
前記コントローラに接続された記憶装置を更に備え、
前記コントローラは、前記誤りビット数が前記しきい値よりも小さくない場合、前記第２書込動作に際して、前記記憶装置から前記ｂビットのデータを読み出し、前記ｂビットのデータを前記不揮発性メモリに入力する
請求項６記載のメモリシステム。
【請求項９】
前記不揮発性メモリは、前記第１書込動作が実行された前記メモリセルからデータを読み出す読出動作を実行可能であり、
前記コントローラは、前記誤りビット数が前記しきい値よりも小さくない場合、前記第２書込動作に際して、前記不揮発性メモリに前記読出動作を実行させ、前記読出動作によって読み出された前記データを前記コントローラに送信させ、
前記コントローラは、前記送信されたデータに基づくデータを前記ｂビットのデータとして前記不揮発性メモリに入力する
請求項６記載のメモリシステム。
【請求項１０】
前記コントローラは、前記ｂビットのデータを前記不揮発性メモリに入力する前に、前記送信されたデータに対して誤り検出／訂正を実行する
請求項９記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
不揮発性メモリと、不揮発性メモリに接続され、ホスト装置に接続可能なコントローラと、を備えるメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２１／０２９５９０９
米国特許出願公開第２０２１／０４０６１２２
米国特許出願公開第２０２２／０２１５８７３
特開２０２０－３０８８１号公報
特開２０２１－４７９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信頼性の低下を抑制しつつ、データの書き込みに要する時間を削減する。
【課題を解決するための手段】
【０００５】
一の実施形態に係るメモリシステムは、ａ（ａは３以上の整数）ビットのデータを記憶可能なメモリセルを含む不揮発性メモリと、不揮発性メモリに接続されるコントローラと、を備える。コントローラは、メモリセルへデータを書き込むために、メモリセルにｂ（ｂはａ未満の正の整数）ビットのデータを記憶させる第１書込動作と、ｂビットのデータが記憶されたメモリセルに、更にｃ（ｃはａ－ｂと等しい正の整数）ビットのデータを記憶させる第２書込動作と、を不揮発性メモリに実行させることが可能である。第１書込動作を実行してからしきい値時間の経過前に第２書込動作を実行する場合、第２書込動作に際して、コントローラは、不揮発性メモリに、ｂビットのデータを入力せず、ｃビットのデータを入力する。第１書込動作を実行してからしきい値時間の経過後に第２書込動作を実行する場合、第２書込動作に際して、コントローラは、不揮発性メモリに、ｂビットのデータ及びｃビットのデータを入力する。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステム１０の構成を示す模式的なブロック図である。
メモリダイＭＤの一部の構成を示す模式的なブロック図である。
メモリセルアレイＭＣＡの一部の構成を示す模式的な回路図である。
メモリセルアレイＭＣＡの一部の構成を示す模式的な斜視図である。
メモリセルアレイＭＣＡの一部の構成を示す模式的な断面図である。
周辺回路ＰＣの一部の構成を示す模式的なブロック図である。
センスアンプモジュールＳＡＭの一部の構成を示す模式的な回路図である。
コントローラＣＤの一部の構成を示す模式的なブロック図である。
１ビットのデータが記録されるメモリセルＭＣのしきい値電圧について説明するための模式的なヒストグラムである。
２ビットのデータが記録されるメモリセルＭＣのしきい値電圧について説明するための模式的な図である。
４ビットのデータが記録されるメモリセルＭＣのしきい値電圧について説明するための模式的な図である。
読出動作について説明するためのタイミングチャートである。
読出動作について説明するための模式的な断面図である。
読出動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
読出動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
データ出力動作について説明するためのタイミングチャートである。
書込動作について説明するためのタイミングチャートである。
書込動作について説明するための模式的なフローチャートである。
プログラム動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
プログラム動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
プログラム動作について説明するための模式的な断面図である。
ベリファイ動作について説明するための模式的な断面図である。
書込動作の実行順について説明するための模式的な断面図である。
書込動作の実行順について説明するための模式的なヒストグラムである。
書込動作の他の実行順について説明するための模式的な断面図である。
書込動作の他の実行順について説明するための模式的なヒストグラムである。
ＭＬＣ書込動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
図２７のデータ処理について説明するためのタイミングチャートである。
Ｆｉｎｅ書込動作に際して実行されるデータ処理の例について説明するための模式的なブロック図である。
図２９のデータ処理について説明するためのタイミングチャートである。
Ｆｉｎｅ書込動作に際して実行されるデータ処理の他の例について説明するための模式的なブロック図である。
図３１のデータ処理について説明するためのタイミングチャートである。
Ｆｉｎｅ書込動作に際して実行されるデータ処理の他の例について説明するための模式的なブロック図である。
図３３のデータ処理について説明するためのタイミングチャートである。
第１実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第２実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第２実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第３実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第３実施形態に係るＭＬＣ書込動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
第３実施形態に係るＦｉｎｅ書込動作に際して実行されるデータ処理について説明するための模式的なブロック図である。
図４０のデータ処理について説明するためのタイミングチャートである。
第４実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第４実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第５実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第５実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第６実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
第７実施形態に係るコントローラＣＤの動作について説明するための模式的なフローチャートである。
【発明を実施するための形態】
【０００７】
次に、実施形態に係るメモリシステムを、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
【０００８】
また、本明細書において、第１の構成が第２の構成に「電気的に接続されている」と言った場合、第１の構成は第２の構成に直接接続されていても良いし、第１の構成が第２の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、３つのトランジスタを直列に接続した場合には、２つ目のトランジスタがＯＦＦ状態であったとしても、１つ目のトランジスタは３つ目のトランジスタに「電気的に接続」されている。
【０００９】
また、本明細書において、第１の構成が第２の構成及び第３の構成の「間に接続されている」と言った場合、第１の構成、第２の構成及び第３の構成が直列に接続され、且つ、第２の構成が第１の構成を介して第３の構成に接続されていることを意味する場合がある。
【００１０】
また、本明細書において、回路等が２つの配線等を「導通させる」と言った場合には、例えば、この回路等がトランジスタ等を含んでおり、このトランジスタ等が２つの配線の間の電流経路に設けられており、このトランジスタ等がＯＮ状態となることを意味する事がある。
（【００１１】以降は省略されています）

関連特許