特許ウォッチ

公開番号2024135844
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023046727
出願日2023-03-23
発明の名称記憶装置
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 11/16 20060101AFI20240927BHJP(情報記憶)
要約【課題】短時間でデータを書き込む記憶装置を提供する。
【解決手段】記憶装置は、第1方向に延びるワード線WLと、第1方向と交差する第2方向に延びるビット線BLと、メモリセルMCと、グローバルワード線GWLと電気的に接続された電圧回路CV4及び電流回路CI2と、グローバルビット線GBLと電気的に接続された電圧回路CV3及び電流回路CI1と、を含む。メモリセルは、交差する位置において、グローバルワード線及びグローバルビット線との間に接続され、第1可変抵抗素子及び第1可変抵抗素子と接続された第1スイッチング素子を含む。電圧回路CV4は、グローバルワード線に第1電圧が印加された後にグローバルワード線に第1電圧より高い第2電圧を印加し、電流回路CI2は、グローバルワード線に電圧回路によって第2電圧が印加されている間にグローバルワード線に電流を供給する。
【選択図】図9
特許請求の範囲【請求項１】
第１方向に延びる第１導電体と、
前記第１方向と交差する第２方向に延びる第２導電体と、
前記交差する位置において、前記第１導電体及び前記第２導電体との間に接続され、第１可変抵抗素子及び前記第１可変抵抗素子と接続された第１スイッチング素子を含む第１メモリセルと、
前記第１導電体と電気的に接続された電圧回路と、
前記第１導電体と電気的に接続された電流回路と、
を備え、
前記電圧回路は、前記第１導電体に第１電圧が印加された後に前記第１導電体に前記第１電圧より高い第２電圧を印加し、
前記電流回路は、前記第１導電体に前記電圧回路によって前記第２電圧が印加されている間に前記第１導電体に電流を供給する、
記憶装置。
続きを表示（約 1,800 文字）【請求項２】
シンク回路をさらに備え、
前記シンク回路は、前記第２導電体に前記第１電圧が印加された後で前記第１導電体に前記電流回路によって前記電流が供給されている間に、前記第２導電体に前記第１電圧より低い第３電圧を印加する、
請求項１に記載の記憶装置。
【請求項３】
前記第１スイッチング素子は、第４電圧を受けると、オンし、
前記第２電圧と第３電圧の差が、前記第４電圧より低い、
請求項１に記載の記憶装置。
【請求項４】
前記第１スイッチング素子は、第４電圧を受けると、オンし、
前記第２電圧と第３電圧の差が、前記第４電圧より高い、
請求項１に記載の記憶装置。
【請求項５】
第３導電体と、
第４導電体と、
前記第３導電体及び前記第４導電体と接続され、第２可変抵抗素子及び前記第２可変抵抗素子と接続された第２スイッチング素子を含む第２メモリセルと、
前記第３導電体と電気的に接続された第２電圧回路と、
をさらに備え、
前記第２電圧回路は、前記第３導電体に前記第１電圧が印加された後に前記第３導電体に前記第２電圧より高い第５電圧を印加し、
前記電流回路は、前記第３導電体に前記第２電圧回路によって前記第５電圧が印加されている間に前記第３導電体に電流を供給する、
請求項１に記載の記憶装置。
【請求項６】
第１導電体と、
第２導電体と、
前記第１導電体及び前記第２導電体と接続され、第１可変抵抗素子及び前記第１可変抵抗素子と接続された第１スイッチング素子を含む第１メモリセルと、
前記第１導電体と電気的に接続された電流回路と、
前記第２導電体と電気的に接続されたシンク回路と、
を備え、
前記第１導電体及び前記第２導電体に第１電圧が印加され、
前記電流回路は、前記第１電圧が前記第１導電体に印加された後の第１時刻から前記第１導電体に電流を供給し、
前記シンク回路は、前記第１電圧が前記第２導電体に印加された後かつ前記第１時刻より後の第２時刻から前記第２導電体に前記第１電圧より低い第２電圧を印加する、
記憶装置。
【請求項７】
第３導電体と、
第４導電体と、
前記第３導電体及び前記第４導電体と接続され、第２可変抵抗素子及び前記第２可変抵抗素子と接続された第２スイッチング素子を含む第２メモリセルと、
をさらに備え、
前記電流回路は、前記第３導電体と電気的に接続されており、
前記シンク回路は、前記第４導電体と電気的に接続されており、
前記第３導電体及び前記第４導電体に前記第１電圧が印加され、
前記電流回路は、前記第１電圧が前記第３導電体に印加された後の第３時刻から前記第３導電体に電流を供給し、
前記シンク回路は、前記第１電圧が前記第４導電体に印加された後かつ前記第３時刻より後の第４時刻から前記第４導電体に前記第１電圧より低い第２電圧を印加し、
前記第３時刻と前記第４時刻の間隔は、前記第１時刻と前記第２時刻の間隔より長い、
請求項６に記載の記憶装置。
【請求項８】
前記第２導電体と電気的に接続された第１トランジスタと、
前記第４導電体と電気的に接続された第２トランジスタと、
をさらに備え、
前記第１トランジスタから前記第１メモリセルまでの電流経路の距離は、前記第２トランジスタから前記第２メモリセルまでの電流経路の距離より短い、
請求項７に記載の記憶装置。
【請求項９】
前記第１導電体及び前記第３導電体は、第１方向に並ぶ、
請求項８に記載の記憶装置。
【請求項１０】
前記第１導電体とトランジスタを介して電気的に接続され、かつ前記第３導電体とトランジスタを介して電気的に接続された第５導電体をさらに備え、
書込み回路は、前記第５導電体の第１部分に電気的に接続されている、
請求項７に記載の記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、概して記憶装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
動的に可変な抵抗を有する素子を用いてデータを記憶する記憶装置が知られている。記憶装置は、短時間でデータを書き込むことを求められる。
【先行技術文献】
【特許文献】
【０００３】
米国特許第８１２０９４８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
短時間でデータを書き込む記憶装置を提供しようとするものである。
【課題を解決するための手段】
【０００５】
一実施形態による記憶装置は、第１方向に延びる第１導電体と、上記第１方向と交差する第２方向に延びる第２導電体と、第１メモリセルと、上記第１導電体と電気的に接続された電圧回路と、上記第１導電体と電気的に接続された電流回路と、を含む。上記電圧回路は、上記第１導電体に第１電圧が印加された後に上記第１導電体に上記第１電圧より高い第２電圧を印加する。上記電流回路は、上記第１導電体に上記電圧回路によって上記第２電圧が印加されている間に上記第１導電体に電流を供給する。上記第１メモリセルは、前記交差する位置において、上記第１導電体及び上記第２導電体との間に接続され、第１可変抵抗素子及び上記第１可変抵抗素子と接続された第１スイッチング素子を含む。上記電圧回路は、上記第１導電体に第１電圧が印加された後に上記第１導電体に上記第１電圧より高い第２電圧を印加する。上記電流回路は、上記第１導電体に上記電圧回路によって上記第２電圧が印加されている間に上記第１導電体に電流を供給する。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の記憶装置の機能ブロックを示す図。
図２は、第１実施形態のメモリセルアレイの回路図。
図３は、第１実施形態のメモリセルアレイの一部の斜視図。
図４は、第１実施形態のメモリセルＭＣの構造の例の断面を示す。
図５は、第１実施形態の記憶装置の一部の機能ブロック及び回路を示す。
図６は、第１実施形態の記憶装置の書込み回路の構成要素及び構成要素の接続を示す。
図７は、第１実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図８は、参考用の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図９は、第２実施形態の記憶装置の書込み回路の構成要素及び構成要素の接続を示す。
図１０は、第２実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図１１は、第３実施形態の記憶装置の一部の構成要素のｘｙ面に沿うレイアウトを示す。
図１２は、第３実施形態の記憶装置による動作において使用されるメモリセルのグループ分けの例を示す。
図１３は、第３実施形態の記憶装置の書込み回路の構成要素及び構成要素の接続を示す。
図１４は、第３実施形態の記憶装置の幾つかの要素の電位を時間に沿って示す。
図１５は、第３実施形態の記憶装置の幾つかの要素の電位及び電流の変化の例を時間に沿って示す。
図１６は、第４実施形態の記憶装置の書込み回路の構成要素及び構成要素の接続を示す。
図１７は、第４実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図１８は、第５実施形態の記憶装置の書込み回路の構成要素及び構成要素の接続を示す。
図１９は、第５実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図２０は、参考用の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図２１は、第６実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図２２は、第６実施形態の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
図２３は、第６実施形態及び参考用の記憶装置の幾つかの要素の電位及び電流を時間に沿って示す。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。或る実施形態又は相違する実施形態での略同一の機能及び構成を有する複数の構成要素は、互いに区別されるために、参照符号の末尾にさらなる数字又は文字が付加される場合がある。或る記述済みの実施形態に後続する実施形態では、記述済みの実施形態と異なる点が主に記述される。或る実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【０００８】
図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なり得る。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれ得る。
【０００９】
本明細書及び特許請求の範囲において、或る第１要素が別の第２要素に「接続されている」又は「電気的に接続されている」とは、第１要素が直接的又は常時或いは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
【００１０】
１．第１実施形態
１．１．構成（構造）
１．１．１．全体の構成
図１は、第１実施形態の磁気記憶装置の機能ブロックを示す。記憶装置１は、データを記憶する装置である。記憶装置１は、可変な抵抗を示す磁性体の積層体を用いてデータを記憶する。図１に示されるように、記憶装置１は、メモリセルアレイ１１、入出力回路１２、制御回路１３、ロウ選択回路１４、カラム選択回路１５、書込み回路１６、及び読出し回路１７を含む。
（【００１１】以降は省略されています）

関連特許