特許ウォッチ

公開番号2025004600
公報種別公開特許公報(A)
公開日2025-01-15
出願番号2023104387
出願日2023-06-26
発明の名称半導体装置及びカウント方法
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 7/22 20060101AFI20250107BHJP(情報記憶)
要約【課題】半導体装置の処理能力を向上する。
【解決手段】実施形態によれば、半導体装置は、第1信号OSCを出力するオシレータ201と、第1信号OSCのサイクル数をカウントするカウンタ202とを含む。カウンタ202は、オシレータ201が第1信号のN番目(Nは2以上の整数)のサイクルを出力する前に、第1信号のサイクル数のカウント値CNTをNにする。
【選択図】図12
特許請求の範囲【請求項１】
第１信号を出力するオシレータと、
前記第１信号のサイクル数をカウントするカウンタと
を備え、
前記カウンタは、前記オシレータが前記第１信号のＮ番目（Ｎは２以上の整数）のサイクルを出力する前に、前記第１信号の前記サイクル数のカウント値をＮにする、
半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記カウンタは、前記オシレータが前記第１信号の（Ｎ－１）番目のサイクルの出力を開始してから０．５サイクル経過後に、前記第１信号の前記サイクル数の前記カウント値をＮにする、
請求項１に記載の半導体装置。
【請求項３】
前記第１信号は、第１論理レベルから前記第１論理レベルと異なる第２論理レベルに移行する第１エッジと前記第２論理レベルから前記第１論理レベルに移行する第２エッジとを交互に繰り返し、
前記オシレータが前記第１信号の出力を開始して、最初に前記第１エッジが発生した場合、前記カウンタは前記第２エッジを用いて前記第１信号の前記サイクル数をカウントアップする、
請求項１に記載の半導体装置。
【請求項４】
前記カウンタは、加算器を含み、前記第１信号の前記サイクル数に１加算した値を前記カウント値として出力する、
請求項３に記載の半導体装置。
【請求項５】
前記カウンタは、前記オシレータが前記第１信号の出力を開始する前に受信したカウント動作の開始を通知する第２信号に基づいて、前記第１信号の前記サイクル数に１加算する、
請求項３に記載の半導体装置。
【請求項６】
前記第１信号は、第１論理レベルから前記第１論理レベルと異なる第２論理レベルに移行する第１エッジと前記第２論理レベルから前記第１論理レベルに移行する第２エッジとを交互に繰り返し、
前記オシレータが前記第１信号の出力を開始して、最初に前記第１エッジが発生した場合、前記カウンタは前記第１エッジを用いて前記第１信号の前記サイクル数をカウントアップする、
請求項１に記載の半導体装置。
【請求項７】
前記カウンタは、
前記第１信号の前記第１エッジに基づいて動作する第１フリップフロップと、
前記第１信号の前記第２エッジに基づいて動作する第２フリップフロップと、
前記第１フリップフロップの第１出力信号と前記第２フリップフロップの第２出力信号との排他的論理和演算を実行する第１回路と、
前記第１回路の演算結果に基づいて、前記第１信号の前記サイクル数に１加算するか否かを決定する論理回路と
を含む、
請求項６に記載の半導体装置。
【請求項８】
前記論理回路は、前記第１出力信号の論理レベルと、前記第２出力信号の論理レベルが同じである場合、前記第１信号の前記サイクル数に１加算し、前記第１出力信号の前記論理レベルと、前記第２出力信号の前記論理レベルとが異なる場合、前記第１信号の前記サイクル数に１加算しない、
請求項７に記載の半導体装置。
【請求項９】
前記第１信号が前記第１論理レベルであるときに、前記オシレータが前記第１信号の出力を終了した場合、前記カウンタは、前記第１信号の前記サイクル数に１加算し、
前記第１信号が前記第２論理レベルであるときに、前記オシレータが前記第１信号の出力を終了した場合、前記カウンタは、前記第１信号の前記サイクル数に１加算しない、
請求項６に記載の半導体装置。
【請求項１０】
前記オシレータは、第３信号が前記第１論理レベルである期間、前記第１信号を出力し、
前記カウンタは、
前記第１信号と、前記第３信号との論理和演算の結果に基づいて第４信号を出力する第２回路と、
前記第４信号の前記第１エッジに基づいて動作する第３フリップフロップと
を含む、
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、カウンタを有する半導体装置及びカウント方法に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
周期的な信号の周期の数をカウントするカウンタを有する半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０１７／０２８７５３９号明細書
米国特許出願公開第２０２２／００７６７６９号明細書
米国特許出願公開第２０１８／０１９７５８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態では、処理能力が向上できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１信号を出力するオシレータと、第１信号のサイクル数をカウントするカウンタとを含む。カウンタは、オシレータが第１信号のＮ番目（Ｎは２以上の整数）のサイクルを出力する前に、第１信号のサイクル数のカウント値をＮにする。
【図面の簡単な説明】
【０００６】
第１実施形態に係る半導体装置を含むメモリシステムの全体構成の一例を示すブロック図。
第１実施形態に係る半導体装置の構成の一例を示すブロック図。
第１実施形態に係る半導体装置に含まれるメモリセルアレイの回路図。
第１実施形態に係る半導体装置に含まれる入力回路の構成の一例を示すブロック図。
第１実施形態に係る半導体装置に含まれる入力回路の回路構成の一例を示す図。
第１実施形態に係る半導体装置における信号ＤＱＳ及びｂＤＱＳ並びに信号ＤＱの振幅波形を示す図。
第１実施形態に係る半導体装置に含まれるレプリカ回路の全体構成の一例を示す図。
第１実施形態に係る半導体装置に含まれるカウンタの構成の一例を示す回路図。
第１実施形態に係る半導体装置におけるステータスレジスタにおけるカウント値ＣＮＴ＜１５：０＞のアドレス情報の具体例を示すテーブル。
第１実施形態に係る半導体装置におけるカウント動作のコマンドシーケンスの一例を示す図。
カウント動作の比較例を示す図。
第１実施形態に係る半導体装置に含まれるカウンタによるカウント動作におけるカウント値ＣＮＴの具体例を示す図。
第１実施形態に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
第１実施形態の変形例に係る半導体装置の構成の一例を示すブロック図。
第１実施形態の変形例に係る半導体装置における第１モード選択時のコマンド及びアドレス入力のコマンドシーケンスの一例を示す図。
第１実施形態の変形例に係る半導体装置における第１モード選択時のゲットフィーチャ動作のコマンドシーケンスの一例を示す図。
第１実施形態の変形例に係る半導体装置における第１モード選択時のカウント動作のコマンドシーケンスの一例を示す図。
第２実施形態に係る半導体装置に含まれるカウンタの構成の一例を示す回路図。
第２実施形態に係る半導体装置におけるカウント動作のコマンドシーケンスの一例を示す図。
第２実施形態に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
第３実施形態に係る半導体装置に含まれるカウンタの構成の一例を示す回路図。
第３実施形態に係る半導体装置に含まれるカウンタにおける各信号の具体例を示す図。
第３実施形態に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
第４実施形態に係る半導体装置に含まれるカウンタの構成の一例を示す回路図。
第４実施形態に係る半導体装置に含まれるカウンタにおける信号ＯＳＣ及び信号ＯＳＣ＿ＣＬＫ２並びにカウント値ＣＮＴの具体例を示す図。
第４実施形態に係る半導体装置におけるカウント動作のコマンドシーケンスの一例を示す図。
第４実施形態に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
第４実施形態の変形例に係る半導体装置に含まれるレプリカ回路の全体構成の一例を示す図。
第４実施形態の変形例に係る半導体装置に含まれるカウンタの構成の一例を示す回路図。
第４実施形態の変形例に係る半導体装置におけるカウント動作のコマンドシーケンスの一例を示す図。
第４実施形態の変形例に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
第５実施形態の第１例に係る半導体装置の全体構成の一例を示すブロック図。
第５実施形態の第２例に係る半導体装置の全体構成の一例を示すブロック図。
第５実施形態の第２例に係る半導体装置に含まれるオシレータと入出力ポートとの接続の一例を示すブロック図。
第５実施形態の第２例に係る半導体装置におけるカウント動作の流れの一例を示すフローチャート。
【発明を実施するための形態】
【０００７】
以下に実施形態が図面を参照して記述される。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。ある実施形態についての記述は全て、明示的に又は自明的に排除されない限り、別の実施形態の記述としても当てはまる。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。
【０００８】
なお、以下の記述において、略同一の機能及び構成を有する構成要素については、同一の符号が付される。参照符号を構成する文字の後の数字は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素はそれぞれ文字のみを含んだ参照符号により参照される。
【０００９】
１．第１実施形態
まず、第１実施形態として、半導体装置がＮＡＮＤ型フラッシュメモリである場合について、説明する。なお、半導体装置は、ＮＡＮＤ型フラッシュメモリに限定されない。オシレータ及びカウンタを有する半導体装置であればよい。
【００１０】
１．１構成
１．１．１メモリシステムの構成
まず、図１を参照して、半導体装置を有するメモリシステム１の構成の一例について説明する。図１は、メモリシステム１の全体構成の一例を示すブロック図である。なお、図１の例では、各構成要素間の接続の一部を矢印線で示しているが、各構成要素間の接続はこれらに限定されない。
（【００１１】以降は省略されています）

関連特許