特許ウォッチ

公開番号2025043048
公報種別公開特許公報(A)
公開日2025-03-28
出願番号2023150343
出願日2023-09-15
発明の名称テスト装置及びテスト方法
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G11C 29/50 20060101AFI20250321BHJP(情報記憶)
要約【課題】メモリセルのテストを適切に行うことができるテスト装置及びテスト方法を提供する。
【解決手段】テスト装置の動作は、ライト電圧を増加させながらライト動作とベリファイ動作とが繰り返されるライト処理が行われたメモリセルのリード電圧とセル電流の対数との関係を示すリード特性を取得し、リード特性におけるサブスレッショルド領域を第1の領域とし第1の領域の最大リード電圧より大きなリード電圧の領域である第2の領域に着目する第1の処理をリード特性に施してメモリセルの閾値電圧を求め、第1の処理で求められた閾値電圧に基づいてライト処理におけるライト電圧と閾値電圧との関係を示す第1の閾値特性における第1のスロープを計算し、理想的な閾値特性におけるスロープから第1のスロープを差し引いて第1のスロープ劣化成分を求める。
【選択図】図15
特許請求の範囲【請求項１】
ライト電圧を増加させながらライト動作とベリファイ動作とが繰り返されるライト処理が行われたメモリセルのリード電圧とセル電流の対数との関係を示すリード特性を取得するインタフェース部と、
前記リード特性におけるサブスレッショルド領域を第１の領域とし前記第１の領域の最大リード電圧より大きなリード電圧の領域である第２の領域に着目する第１の処理を前記リード特性に施してメモリセルの閾値電圧を求め、前記第１の処理で求められた閾値電圧に基づいて前記ライト処理におけるライト電圧と閾値電圧との関係を示す第１の閾値特性における第１のスロープを計算し、理想的な閾値特性におけるスロープから前記第１のスロープを差し引いて第１のスロープ劣化成分を求めるコントローラと、
を備えたテスト装置。
続きを表示（約 1,900 文字）【請求項２】
前記コントローラは、前記リード特性における第１の領域に着目する第２の処理を前記リード特性に施してメモリセルの閾値電圧を求め、前記第２の処理で求められた閾値電圧に基づいて前記ライト処理におけるライト電圧と閾値電圧との関係を示す第２の閾値特性における第２のスロープを計算し、前記第１のスロープから前記第２のスロープを差し引いて第２のスロープ劣化成分を求める
請求項１に記載のテスト装置。
【請求項３】
前記コントローラは、前記第１の処理として、前記リード特性の波形における傾きが最大となる接線に応じて閾値電圧を求める
請求項１に記載のテスト装置。
【請求項４】
前記インタフェース部は、メモリセルの第１のリード特性及び第２のリード特性を取得し、
前記コントローラは、前記第１の処理として、前記第１のリード特性及び前記第２のリード特性のそれぞれにおけるセル電流を非対数化した第３のリード特性及び第４のリード特性を用い、前記第３のリード特性の波形のコピーを電圧方向にシフトさせて前記第４のリード特性の波形にフィッティングさせ、フィッティングされた前記第３のリード特性におけるセル電流を対数化して第５のリード特性の波形を求め、前記第５のリード特性の波形を用いて前記第２のリード特性に対応する閾値電圧を求める
請求項１に記載のテスト装置。
【請求項５】
前記第１のスロープ劣化成分は、メモリセルのキャリア捕獲効率に関する劣化を示す
請求項１に記載のテスト装置。
【請求項６】
前記第１のスロープ劣化成分は、メモリセルのキャリア捕獲効率に関する劣化を示し、
前記第２のスロープ劣化成分は、メモリセルのフリンジ効果に関する劣化を示す
請求項２に記載のテスト装置。
【請求項７】
前記インタフェース部は、イレーズ電圧を増加させながらイレーズ動作とベリファイ動作とが繰り返されるイレーズ処理が行われたメモリセルのリード電圧とセル電流の対数との関係を示すリード特性を取得し、
前記コントローラは、前記第１の処理を前記リード特性に施してメモリセルの閾値電圧を求め、前記第１の処理で求められた閾値電圧に基づいて前記イレーズ処理におけるイレーズ電圧と閾値電圧との関係を示す第３の閾値特性における第３のスロープを計算し、理想的な閾値特性におけるスロープから前記第３のスロープを差し引いて第３のスロープ劣化成分を求める
請求項１に記載のテスト装置。
【請求項８】
前記コントローラは、前記リード特性における第１の領域に着目する第２の処理を前記リード特性に施してメモリセルの閾値電圧を求め、前記第２の処理で求められた閾値電圧に基づいて前記イレーズ処理におけるイレーズ電圧と閾値電圧との関係を示す第４の閾値特性における第４のスロープを計算し、前記第３のスロープから前記第４のスロープを差し引いて第４のスロープ劣化成分を求める
請求項７に記載のテスト装置。
【請求項９】
ライト電圧を増加させながらライト動作とベリファイ動作とが繰り返されるライト処理が行われたメモリセルのリード電圧とセル電流の対数との関係を示すリード特性を取得することと、
前記リード特性におけるサブスレッショルド領域を第１の領域とし前記第１の領域の最大リード電圧より大きなリード電圧の領域である第２の領域に着目する第１の処理を前記リード特性に施してメモリセルの閾値電圧を求めることと、
前記第１の処理で求められた閾値電圧に基づいて前記ライト処理におけるライト電圧と閾値電圧との関係を示す閾値特性における第１のスロープを計算することと、
理想的な閾値特性におけるスロープから前記計算された第１のスロープを差し引いて第１のスロープ劣化成分を求めることと、
を含むテスト方法。
【請求項１０】
前記リード特性における第１の領域に着目する第２の処理を前記リード特性に施してメモリセルの閾値電圧を求めることと、
前記第２の処理で求められた閾値電圧に基づいて前記ライト処理におけるライト電圧と閾値電圧との関係を示す閾値特性における第２のスロープを計算することと、
前記第１のスロープから前記第２のスロープを差し引いて第２のスロープ劣化成分を求めることと、
をさらに含む
請求項９に記載のテスト方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、テスト装置及びテスト方法に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
メモリセルを含む半導体記憶装置をテストするテスト装置は、書き込み電圧を増加させながらメモリセルに書き込み処理を行い、メモリセルのリード特性をテストすることがある。テスト装置では、メモリセルのテストを適切に行うことが望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－１３６１８５号公報
特開２０１４－０５３０６０号公報
特開２００８－２１０５０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、メモリセルのテストを適切に行うことができるテスト装置及びテスト方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、インタフェース部とコントローラとを有するテスト装置が提供される。インタフェース部は、リード特性を取得する。リード特性は、メモリセルのリード電圧とセル電流の対数との関係を示す。メモリセルは、ライト処理が行われる。ライト処理では、ライト電圧を増加させながらライト動作とベリファイ動作とが繰り返される。コントローラは、第１の処理をリード特性に施してメモリセルの閾値電圧を求める。第１の処理は、リード特性における第２の領域に着目する処理である。第２の領域は、第１の領域の最大リード電圧より大きなリード電圧の領域である。第１の領域は、サブスレッショルド領域である。コントローラは、第１の処理で求められた閾値電圧に基づいて第１の閾値特性における第１のスロープを計算する。第１の閾値特性は、ライト処理におけるライト電圧と閾値電圧との関係を示す。コントローラは、理想的な閾値特性におけるスロープから第１のスロープを差し引いて第１のスロープ劣化成分を求める。
【図面の簡単な説明】
【０００６】
実施形態にかかるテスト装置の概略構成を示すブロック図。
実施形態におけるテストすべき半導体記憶装置の構成を示す斜視図。
実施形態におけるテストすべき半導体記憶装置の構成を示すブロック図。
実施形態におけるメモリセルアレイの構成を示す回路図。
実施形態におけるメモリセルの閾値電圧分布を示す図。
実施形態におけるメモリセルアレイの構成を示す断面図。
実施形態におけるメモリセルの構成を示す断面図。
実施形態にかかるコントローラの機能構成を示すブロック図。
実施形態におけるメモリセルへのライト処理を示す図。
実施形態におけるメモリセルの閾値電圧を求める処理ＰＣ１を示す図。
実施形態におけるメモリセルの閾値電圧を求める処理ＰＣ２を示す図。
実施形態におけるメモリセルの閾値電圧とライト電圧との関係を示す図。
実施形態におけるスロープ劣化成分によるバンド図の変化を示す図。
実施形態におけるフリンジ効果によるリード特性の変化とキャリア捕獲効率低下によるリード特性の変化とを示す図。
実施形態にかかるテスト装置の動作を示すフローチャート。
実施形態の第１の変形例におけるメモリセルの閾値電圧を求める処理ＰＣ１１を示す図。
実施形態の第２の変形例におけるメモリセルに対するイレーズ処理を示す図。
実施形態の第２の変形例におけるメモリセルの閾値電圧を求める処理ＰＣ１を示す図。
実施形態の第２の変形例におけるメモリセルの閾値電圧を求める処理ＰＣ２を示す図。
実施形態の第２の変形例におけるメモリセルの閾値電圧とイレーズ電圧との関係を示す図。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかるテスト装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
実施形態にかかるテスト装置は、メモリセルを含む半導体記憶装置をテストするためのテスト装置であり、ライト電圧を増加させながらメモリセルにライト処理を行いメモリセルのリード特性をテストするが、メモリセルのテストを適切に行うための工夫が施される。
【０００９】
テスト装置３００は、図１に示すように構成され得る。図１は、テスト装置３００の構成を示すブロック図である。
【００１０】
テスト装置３００は、通信媒体４００を介して半導体記憶装置１に接続可能である。通信媒体４００は、例えば同軸ケーブルなどの有線通信路であってもよいし、無線通信路であってもよい。テスト装置３００は、半導体記憶装置１に接続された際に、通信媒体４００経由で半導体記憶装置１にテストパターンを供給し半導体記憶装置１をテストすることができる。
（【００１１】以降は省略されています）

関連特許