特許ウォッチ

公開番号2025069735
公報種別公開特許公報(A)
公開日2025-05-01
出願番号2023179641
出願日2023-10-18
発明の名称メモリシステム及びメモリデバイス
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G11C 16/08 20060101AFI20250423BHJP(情報記憶)
要約【課題】信頼性の高いメモリシステム及びメモリデバイスを提供すること。
【解決手段】実施形態のメモリシステムは、メモリデバイスとメモリコントローラとを含む。メモリデバイスは、複数のメモリセルを含む。メモリコントローラは、複数のメモリセルのそれぞれの閾値電圧の分布の勾配に関する情報に基づいて第1電圧を決定し、トラッキング動作を実行するように構成される。メモリコントローラは、トラッキング動作において、複数のメモリセルを対象として、複数のリードレベルを用いた複数回の読み出し動作をメモリデバイスに実行させる。メモリコントローラは、複数回の読み出し動作のそれぞれにおいて、オンセルの数を取得する。メモリコントローラは、第1電圧よりも低い電圧範囲における複数のリードレベルの第1電位差と、第1電圧よりも高い電圧範囲における複数のリードレベルの第2電位差とが、互いに異なるように設定する。
【選択図】図12
特許請求の範囲【請求項１】
各々が閾値電圧に応じて少なくとも第１値と第２値とを含むデータを不揮発に記憶するように構成された複数のメモリセルを含み、前記第１値は第１電圧範囲に含まれる前記閾値電圧に対応し、前記第２値は前記第１電圧範囲とは異なる第２電圧範囲に含まれる前記閾値電圧に対応する、メモリデバイスと、
前記複数のメモリセルのうちの複数の第１メモリセルのそれぞれに前記第１値のデータを書き込み、
前記複数のメモリセルのうちの複数の第２メモリセルのそれぞれに前記第２値のデータを書き込み、
前記複数のメモリセルのそれぞれの前記閾値電圧の分布の勾配に関する情報に基づいて第１電圧を決定し、
前記複数のメモリセルを対象として、前記第１電圧範囲の少なくとも一部及び前記第２電圧範囲の少なくとも一部を含む第３電圧範囲において、複数のリードレベルを用いた複数回の読み出し動作を前記メモリデバイスに実行させ、前記複数回の読み出し動作のそれぞれにおいて、前記複数のメモリセルのうちのオン状態となるメモリセルであるオンセルの数を取得する、トラッキング動作を実行する、
ように構成されたメモリコントローラと、を備え、
前記メモリコントローラは、さらに、前記トラッキング動作において、
前記第３電圧範囲のうちの前記第１電圧よりも低い第４電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の第１電位差と、前記第３電圧範囲のうちの前記第１電圧よりも高い第５電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の第２電位差とが、互いに異なるように設定する、ように構成される、
メモリシステム。
続きを表示（約 2,300 文字）【請求項２】
前記メモリコントローラは、さらに、
前記第４電圧範囲における前記閾値電圧分布の勾配が、前記第５電圧範囲における前記閾値電圧分布の勾配よりも急峻であることを検出し、
前記検出に応じて、前記第１電位差を、前記第２電位差よりも小さく設定する、ように構成される、
請求項１に記載のメモリシステム。
【請求項３】
前記メモリコントローラは、さらに、
前記第１電圧範囲の少なくとも一部及び前記第２電圧範囲の少なくとも一部を含む第６電圧範囲において、複数のリードレベルを用いた複数回の読み出し動作を前記メモリデバイスに実行させ、前記複数回の読み出し動作のそれぞれにおいて、前記オンセルの数を取得し、
前記第６電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルをそれぞれ用いた２回の読み出しの組毎に、前記オンセルの数の差分を取得し、
リードレベルの上昇に伴い前記差分が減少する第７電圧範囲と、リードレベルの上昇に伴い前記差分が増加する第８電圧範囲とを検出し、前記第１電圧を、前記第７電圧範囲と前記第８電圧範囲との間の電圧範囲から決定する、ように構成される、
請求項１に記載のメモリシステム。
【請求項４】
前記メモリコントローラは、さらに、
前記差分を複数取得し、
前記複数の差分のうちの最小の差分とその前の差分との第１の差分と、前記最小の差分とその次の差分との第２の差分とを取得し、
前記第１の差分と前記第２の差分とのそれぞれの大きさの比較結果を取得し、
前記比較結果が第１の条件を満たす場合に、前記比較結果に応じて前記第１電位差と前記第２電位差とを決定する、ように構成される、
請求項３に記載のメモリシステム。
【請求項５】
前記メモリコントローラは、さらに、
前記差分を複数取得し、
前記複数の差分のうちの最小の差分とその前の差分との第１の差分と、前記最小の差分とその次の差分との第２の差分とを計算し、
前記第１の差分と前記第２の差分との比率を取得し、
前記比率が第１の条件を満たす場合に、前記比率に応じて前記第１電位差と前記第２電位差とを決定する、ように構成される、
請求項３に記載のメモリシステム。
【請求項６】
前記情報は、前記第１電圧範囲に属する電圧の値、及び、前記第２電圧範囲に属する電圧の値である、
請求項１に記載のメモリシステム。
【請求項７】
前記情報は、前記メモリデバイス内における前記複数のメモリセルの位置、読み出し回数、データの書き込み後の経過時間、書き込み及び消去回数のいずれかである、
請求項１に記載のメモリシステム。
【請求項８】
各々が閾値電圧に応じて少なくとも第１値と第２値とを含むデータを不揮発に記憶するように構成された複数のメモリセルを含み、前記第１値は第１電圧範囲に含まれる前記閾値電圧に対応し、前記第２値は前記第１電圧範囲とは異なる第２電圧範囲に含まれる前記閾値電圧に対応する、メモリデバイスと、
前記複数のメモリセルのうちの複数の第１メモリセルのそれぞれに前記第１値のデー
タを書き込み、
前記複数のメモリセルのうちの複数の第２メモリセルのそれぞれに前記第２値のデー
タを書き込み、
前記複数のメモリセルを対象として、前記第１電圧範囲の少なくとも一部及び前記第２電圧範囲の少なくとも一部を含む第３電圧範囲において、複数のリードレベルを用いた複数回の読み出し動作を前記メモリデバイスに実行させ、前記複数回の読み出し動作のそれぞれにおいて、前記複数のメモリセルのうちのオン状態となるメモリセルであるオンセルの数を取得する、トラッキング動作を複数回実行し、
前記複数回のトラッキング動作のうちの第１トラッキング動作において取得された前記オンセルの数に基づいて前記閾値電圧の勾配を推定し、
前記推定した勾配に基づいて第１電圧を決定し、
前記複数回のトラッキング動作のうちの前記第１トラッキング動作の後に実行される第２トラッキング動作において、前記第３電圧範囲のうちの前記第１電圧よりも低い第４電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の第１電位差と、前記第３電圧範囲のうちの前記第１電圧よりも高い第５電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の第２電位差とが、互いに異なるように設定する、ように構成されたメモリコントローラと、を備える、
メモリシステム。
【請求項９】
前記メモリコントローラは、さらに、
前記第１トラッキング動作において、前記第３電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の電位差を、互いに等しくなるように設定する、ように構成される、
請求項８に記載のメモリシステム。
【請求項１０】
前記メモリコントローラは、さらに、
前記第１トラッキング動作の前記第３電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の電位差と、前記第２トラッキング動作の前記第３電圧範囲における前記複数のリードレベルのうちの隣り合う２つのリードレベルの間の電位差とが、互いに異なるように設定する、ように構成される、
請求項８に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリシステム及びメモリデバイスに関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリが知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－１６８８１３号公報
米国特許出願公開第２０２２／０１００４１３号明細書
米国特許出願公開第２０２２／０２６２４５０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
少なくとも１つの実施形態は、信頼性の高いメモリシステム及びメモリデバイスを提供する。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、メモリデバイスとメモリコントローラとを含む。メモリデバイスは、各々が閾値電圧に応じて少なくとも第１値と第２値とを含むデータを不揮発に記憶するように構成された複数のメモリセルを含む。第１値は第１電圧範囲に含まれる閾値電圧に対応する。第２値は第１電圧範囲とは異なる第２電圧範囲に含まれる閾値電圧に対応する。メモリコントローラは、複数のメモリセルのうちの複数の第１メモリセルのそれぞれに第１値のデータを書き込み、複数のメモリセルのうちの複数の第２メモリセルのそれぞれに第２値のデータを書き込み、複数のメモリセルのそれぞれの閾値電圧の分布の勾配に関する情報に基づいて第１電圧を決定し、トラッキング動作を実行するように構成される。メモリコントローラは、トラッキング動作において、複数のメモリセルを対象として、第１電圧範囲の少なくとも一部及び第２電圧範囲の少なくとも一部を含む第３電圧範囲において、複数のリードレベルを用いた複数回の読み出し動作をメモリデバイスに実行させ、複数回の読み出し動作のそれぞれにおいて、複数のメモリセルのうちのオン状態となるメモリセルであるオンセルの数を取得する、ように構成される。メモリコントローラは、さらに、トラッキング動作において、第３電圧範囲のうちの第１電圧よりも低い第４電圧範囲における複数のリードレベルのうちの隣り合う２つのリードレベルの間の第１電位差と、第３電圧範囲のうちの第１電圧よりも高い第５電圧範囲における複数のリードレベルのうちの隣り合う２つのリードレベルの間の第２電位差とが、互いに異なるように設定する、ように構成される。
【図面の簡単な説明】
【０００６】
第１実施形態に係るメモリシステムの構成の一例を示すブロック図。
第１実施形態に係るメモリシステムが備えるメモリコントローラのハードウェア構成の一例を示すブロック図。
第１実施形態に係るメモリシステムが備えるメモリデバイスのハードウェア構成の一例を示すブロック図。
第１実施形態に係るメモリシステムが備えるメモリセルアレイの回路構成の一例を示す図。
第１実施形態に係るメモリシステムが備えるロウデコーダモジュールの回路構成の一例を示す図。
第１実施形態に係るメモリシステムが備えるセンスアンプモジュール及びデータレジスタの回路構成の一例を示す図。
第１実施形態に係るメモリシステムにおけるメモリセルトランジスタの閾値電圧分布及びデータの割り当ての一例を示す図。
第１実施形態に係るメモリシステムにおける隣接ステートで発生するフェイルビットカウントの一例を示す模式図。
第１実施形態に係るメモリシステムにおける隣接ステートの対称な閾値電圧分布の一例を示す模式図。
第１実施形態に係るメモリシステムにおける隣接ステートの非対称な閾値電圧分布の一例を示す模式図。
第１実施形態に係るメモリセルトランジスタのより詳細な閾値電圧分布の一例を示す模式図。
第１実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの手順の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングで使用されるステップ値の設定方法の一例を示す模式図。
第１実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングで使用されるステップ値の設定方法の別な一例を示す模式図。
第２実施形態に係るメモリシステムの機能構成の一例を示すブロック図。
第２実施形態に係るメモリシステムが備える開始値テーブルの一例を示す図。
第２実施形態に係るメモリシステムが備えるステップ値テーブルの一例を示す図。
第２実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの手順の一例を示すフローチャート。
第２実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの一部の処理の具体例を示す模式図。
第２実施形態に係るメモリシステムで使用されるコマンドシーケンスの一例を示すテーブル。
第２実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの変形例の手順の一例を示すフローチャート。
第３実施形態に係るメモリシステムの機能構成の一例を示すブロック図。
第３実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの初期パラメータの設定の手順の一例を示すフローチャート。
第４実施形態に係るメモリシステムの機能構成の一例を示すブロック図。
第４実施形態に係るメモリシステムが備えるステップ値テーブルの一例を示す図。
第４実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの手順の一例を示すフローチャート。
第４実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの一部の処理の詳細な手順の一例を示すフローチャート。
第４実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングの別な一部の処理の詳細な手順の一例を示すフローチャート。
第４実施形態に係るメモリシステムにおいて実行されるＶｔｈトラッキングのさらに別な一部の処理の詳細な手順の一例を示すフローチャート。
第４実施形態に係るメモリシステムで使用されるコマンドシーケンスの一例を示すテーブル。
第４実施形態に係るメモリシステムのサーチリードにおいてワード線に印加される電圧の具体例を示す図。
第４実施形態に係るメモリシステムのサーチリードにおいて最適リードレベルを決定する処理の具体例を示す模式図。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は、模式的又は概念的なものである。構成の図示は、適宜省略されている。略同一の機能及び構成を有する構成要素には、同一の符号が付加されている。参照符号に付加された数字等は、同じ参照符号により参照され、且つ類似した要素同士を区別するために使用される。
【０００８】
＜１＞第１実施形態
第１実施形態は、データを不揮発に記憶することが可能なＮＡＮＤ型フラッシュメモリを利用したメモリシステムＭＳに関する。第１実施形態に係るメモリシステムＭＳは、互いに異なる複数のステップサイズが設定され得るＶｔｈトラッキングを実行できるように構成される。以下に、第１実施形態に係るメモリシステムＭＳの詳細について説明する。
【０００９】
＜１－１＞構成
まず、第１実施形態に係るメモリシステムＭＳの構成について説明する。
【００１０】
＜１－１－１＞メモリシステムＭＳの構成
図１は、第１実施形態に係るメモリシステムＭＳの構成の一例を示すブロック図である。図１に示すように、メモリシステムＭＳは、外部のホストデバイスＨＤ（ホストとも呼ばれる）に接続され得る。ホストデバイスＨＤは、パーソナルコンピュータ、携帯情報端末、サーバのような電子機器である。メモリシステムＭＳは、メモリカード、ＳＳＤ（solid state drive）のようなストレージデバイスである。メモリシステムＭＳは、例えば、メモリコントローラ１と、少なくとも１つのメモリデバイス２とを含む。
（【００１１】以降は省略されています）

関連特許