特許ウォッチ

公開番号2025099268
公報種別公開特許公報(A)
公開日2025-07-03
出願番号2023215798
出願日2023-12-21
発明の名称メモリシステムおよび半導体記憶装置
出願人キオクシア株式会社
代理人弁理士法人志賀国際特許事務所
主分類G11C 5/04 20060101AFI20250626BHJP(情報記憶)
要約【課題】一実施形態は、メモリシステムの電気的特性の向上を図る。
【解決手段】一実施形態は、メモリシステムは、第1基板と、コントローラと、半導体記憶装置とを有する。前記半導体記憶装置は、第2基板と、複数の半導体メモリチップと、複数の接続端子とを有する。前記複数の半導体メモリチップの各々は、データ信号またはタイミング信号を転送可能な端子として、所定数の端子から構成された1チャンネル分の複数の第1端子のみを有する。前記複数の接続端子は、前記データ信号または前記タイミング信号を転送可能な端子として、前記所定数の端子から構成された前記1チャンネル分の複数の第2端子のみを含む。
【選択図】図6
特許請求の範囲【請求項１】
第１基板と、
前記第１基板に実装されたコントローラと、
前記第１基板に実装された半導体記憶装置と、
を備え、
前記半導体記憶装置は、
第１面と、前記第１面とは反対側に位置した第２面とを含む第２基板と、
前記第２基板の厚さ方向から見た場合に前記第１面を覆う封止部材と、
前記第１面と前記封止部材との間に配置された複数の半導体メモリチップと、
前記第１面と前記複数の半導体メモリチップとを接続した複数のボンディングワイヤと、
前記第２面に設けられて前記第１基板に接続された複数の接続端子と、
を有し、
前記複数の半導体メモリチップの各々は、データ信号またはタイミング信号を転送可能な端子として、所定数の端子から構成された１チャンネル分の複数の第１端子のみを有し、
前記複数の接続端子は、前記データ信号または前記タイミング信号を転送可能な端子として、前記所定数の端子から構成された前記１チャンネル分の複数の第２端子のみを含む、
メモリシステム。
続きを表示（約 1,200 文字）【請求項２】
前記複数の半導体メモリチップは、複数の第１半導体メモリチップと、複数の第２半導体メモリチップとを含み、
前記複数のボンディングワイヤは、前記複数の第１半導体メモリチップの各々の前記複数の第１端子に接続された複数の第１ボンディングワイヤと、前記複数の第２半導体メモリチップの各々の前記複数の第１端子に接続された複数の第２ボンディングワイヤとを含み、
前記半導体記憶装置は、前記複数の第２端子と前記複数の第１ボンディングワイヤとを電気的に接続する経路と、前記複数の第２端子と前記複数の第２ボンディングワイヤとを電気的に接続する経路とが分岐する分岐部を含む、
請求項１に記載のメモリシステム。
【請求項３】
前記第２基板は、前記分岐部を含む、
請求項２に記載のメモリシステム。
【請求項４】
前記分岐部は、前記第１面に設けられた複数のパッドを含み、
前記複数の第１ボンディングワイヤは、前記複数のパッドに接続され、
前記複数の第２ボンディングワイヤは、前記複数の第１ボンディングワイヤと電気的に並列に前記複数のパッドに接続されている、
請求項３に記載のメモリシステム。
【請求項５】
前記半導体記憶装置は、前記第２基板に実装された中継部品をさらに有し、
前記中継部品は、前記分岐部を含む、
請求項２に記載のメモリシステム。
【請求項６】
前記複数の第１ボンディングワイヤは、前記第２基板に接続され、前記第２基板を介して前記中継部品に電気的に接続され、
前記複数の第２ボンディングワイヤは、前記第２基板に接続され、前記第２基板を介して前記中継部品に電気的に接続されている、
請求項５に記載のメモリシステム。
【請求項７】
前記第１面に沿う方向を第１方向とする場合、
前記中継部品の前記第１方向の中心は、前記第２基板の前記第１方向の中心に対して、前記第１方向に１ｍｍ以上ずれて配置されている、
請求項６に記載のメモリシステム。
【請求項８】
前記第１面に沿う方向を第１方向とする場合、
前記中継部品の前記第１方向の中心は、前記第２基板の前記第１方向の中心に対して、前記コントローラに近い側にずれて配置されている、
請求項６に記載のメモリシステム。
【請求項９】
前記中継部品は、複数の端子を含むパッケージ部品であり、前記第１面にフリップチップ実装されており、
前記複数の第１半導体メモリチップは、前記第２基板とは反対側から前記中継部品に積層されている、
請求項５から請求項８のうちいずれか１項に記載のメモリシステム。
【請求項１０】
前記複数の第１半導体メモリチップは、前記第２基板とは反対側から前記中継部品に積層されている、
請求項９に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリシステムおよび半導体記憶装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
基板と、基板に実装されたコントローラと、基板に実装された半導体記憶装置とを有したメモリシステムが知られている。
【先行技術文献】
【特許文献】
【０００３】
米国特許公開第２０２３／０００４３１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一実施形態は、メモリシステムの電気的特性の向上を図る。
【課題を解決するための手段】
【０００５】
一実施形態は、第１基板と、コントローラと、半導体記憶装置とを備える。前記コントローラは、前記第１基板に実装されている。前記半導体記憶装置は、前記第１基板に実装されている。前記半導体記憶装置は、第２基板と、封止部材と、複数の半導体メモリチップと、複数のボンディングワイヤと、複数の接続端子とを有する。前記第２基板は、第１面と、前記第１面とは反対側に位置した第２面とを含む。前記封止部材は、前記第２基板の厚さ方向から見た場合に前記第１面を覆う。前記複数の半導体メモリチップは、前記第１面と前記封止部材との間に配置されている。前記複数のボンディングワイヤは、前記第１面と前記複数の半導体メモリチップとを接続している。前記複数の接続端子は、前記第２面に設けられて前記第１基板に接続されている。前記複数の半導体メモリチップの各々は、データ信号またはタイミング信号を転送可能な端子として、所定数の端子から構成された１チャンネル分の複数の第１端子のみを有する。前記複数の接続端子は、前記データ信号または前記タイミング信号を転送可能な端子として、前記所定数の端子から構成された前記１チャンネル分の複数の第２端子のみを含む。
【図面の簡単な説明】
【０００６】
第１実施形態のメモリシステムを示す斜視図。
第１実施形態のコントローラとＮＡＮＤパッケージとの接続関係を示す図。
第１実施形態のＮＡＮＤパッケージを示す断面図。
第１実施形態のＮＡＮＤパッケージを示す平面図。
第１実施形態のＮＡＮＤパッケージを示す下面図。
図１中に示されたメモリシステムのＦ６―Ｆ６線に沿う断面図。
比較例のメモリシステムを示す断面図。
第１実施形態の第１変形例のＮＡＮＤパッケージを示す下面図。
第１実施形態の第２変形例のＮＡＮＤパッケージを示す断面図。
第１実施形態の第３変形例のＮＡＮＤパッケージを示す断面図。
第２実施形態のＮＡＮＤパッケージを示す断面図。
図１１中に示されたＦ１２線で囲まれた領域を拡大して示す断面図。
【発明を実施するための形態】
【０００７】
以下、実施形態のメモリシステムおよび半導体記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」、「直交」、または「同じ」とは、それぞれ、「略平行」、「略直交」、または「略同じ」である場合を含み得る。本出願で「接続」とは、機械的な接続に限定されず、電気的な接続を含み得る。すなわち「接続」とは、対象物と直接に接続される場合に限定されず、別の部材を間に介在させて対象物と接続される場合を含み得る。
【０００８】
本出願では、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向は、以下のように定義される。＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向は、後述する基板１１の第１面１１ａ（図１参照）と平行な方向である。＋Ｘ方向は、後述するコントローラ１２からＮＡＮＤパッケージ１４に向かう方向である（図１参照）。－Ｘ方向は、＋Ｘ方向とは反対の方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向および－Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。＋Ｙ方向は、後述するＮＡＮＤパッケージ１４の第３端部１４ｅ３から第４端部１４ｅ４に向かう方向である（図１参照）。－Ｙ方向は、＋Ｙ方向とは反対の方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合は、単に「Ｙ方向」と称する。
【０００９】
＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向であり、基板１１の厚さ方向である。＋Ｚ方向は、基板１１の第２面１１ｂから第１面１１ａに向かう方向である（図１参照）。－Ｚ方向は、＋Ｚ方向とは反対の方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合は、単に「Ｚ方向」と称する。Ｘ方向は、「第１方向」の一例である。以下では、＋Ｚ方向側を「上」と称し、－Ｚ方向側を「下」と称する場合がある。ただしこれら表現は説明の便宜上のものであり、重力方向を規定するものではない。
【００１０】
（第１実施形態）
＜Ａ１．メモリシステムの全体構成＞
図１から図６を参照し、第１実施形態のメモリシステム１について説明する。メモリシステム１は、例えばＳＳＤ（Solid State Drive）のようなストレージデバイスである。メモリシステム１は、ホスト機器と接続され、ホスト機器の記憶装置として使用される。ホスト機器は、パーソナルコンピュータ、モバイル機器、ビデオレコーダ、または車載機器などであるが、これら例には限定されない。
（【００１１】以降は省略されています）

関連特許