特許ウォッチ

公開番号2025087082
公報種別公開特許公報(A)
公開日2025-06-10
出願番号2023201483
出願日2023-11-29
発明の名称不揮発性メモリ装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G11C 29/50 20060101AFI20250603BHJP(情報記憶)
要約【課題】メモリ素子に流れる電流のマージンが適切に確保されていることを確認するテストを効果的に行うことができる不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置(1)は、サイドウォール(SSw)に電荷をトラップすることでプログラム動作を実行可能な第1メモリ素子(82)と、前記第1メモリ素子の第1ゲート電圧を可変に生成するように構成されるゲート電圧生成部(VGT)と、を備え、比較対象電流(I5)と前記第1メモリ素子に流れる第1メモリ電流(I2)との大小関係に基づいてデータの読み出しが可能である。
【選択図】図6
特許請求の範囲【請求項１】
サイドウォールに電荷をトラップすることでプログラム動作を実行可能な第１メモリ素子と、
前記第１メモリ素子の第１ゲート電圧を可変に生成するように構成されるゲート電圧生成部と、
を備え、
比較対象電流と前記第１メモリ素子に流れる第１メモリ電流との大小関係に基づいてデータの読み出しが可能である、不揮発性メモリ装置。
続きを表示（約 1,100 文字）【請求項２】
前記ゲート電圧生成部は、経年劣化に相当する前記第１メモリ電流の増加量に対応する変化量で前記ゲート電圧を変化させることが可能である、請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記ゲート電圧生成部と、前記第１メモリ素子とで、カレントミラーが構成され、
前記ゲート電圧生成部は、
ゲート・ドレイン間が短絡されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタのドレインまたはソースに接続される可変抵抗と、
を有する、請求項１に記載の不揮発性メモリ装置。
【請求項４】
前記比較対象電流は、定電流としての基準電流であり、
前記基準電流が流れる経路と、前記第１メモリ電流が流れる経路とが接続される、請求項１に記載の不揮発性メモリ装置。
【請求項５】
前記基準電流を生成するように構成される第１基準電流生成部と、
前記第１基準電流生成部と前記第１メモリ素子のドレインとが接続されるノードに接続される少なくとも１つの第１インバータと、
を備える、請求項４に記載の不揮発性メモリ装置。
【請求項６】
前記基準電流を生成するように構成される第２基準電流生成部と、
前記第２基準電流生成部に接続される第２インバータと、
第１入力端と、制御電圧を印加可能な第２入力端と、前記第２インバータの入力端に接続される出力端と、を有するＮＯＲ回路と、
前記第１入力端と電源電圧の印加端との間に接続される第１スイッチと、
を備え、
前記第１入力端は、前記第２インバータの出力端および前記第１メモリ素子のドレインに接続される、請求項４に記載の不揮発性メモリ装置。
【請求項７】
前記第１メモリ素子のドレインに接続される電流端子を備える、請求項６に記載の不揮発性メモリ装置。
【請求項８】
プログラム動作を実行可能な第２メモリ素子と、
前記第１メモリ電流と前記第２メモリ素子に流れる前記比較対象電流としての第２メモリ電流との大小関係に基づいてデータを読み出すように構成されるセンスアンプと、
を備え、
前記ゲート電圧生成部は、前記第１ゲート電圧に加えて、前記第２メモリ素子の第２ゲート電圧を可変に生成する、請求項１に記載の不揮発性メモリ装置。
【請求項９】
前記第１メモリ素子を有する記憶回路が複数ビットのビットごとに設けられ、
前記ゲート電圧生成部は、前記複数ビットについて共通に設けられる、請求項１に記載の不揮発性メモリ装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、不揮発性メモリ装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来、トランジスタへのホットキャリア注入を利用した不揮発性メモリ装置がある。この種の不揮発性メモリ装置は、初期状態において特性が揃えられた第１および第２トランジスタをメモリ素子として備え、いずれか一方のトランジスタに対してのみホットキャリアを注入してトランジスタの特性を変化させる。その後のリード動作では、第１および第２トランジスタに共通のゲート電圧を供給したときのドレイン電流の大小関係に基づき、“０”のデータが記憶されているのか、“１”のデータが記憶されているのかを読み出す。例えば、第１トランジスタのドレイン電流のほうが小さい状態（第１トランジスタの特性が変化した状態）は“０”のデータが記憶されている状態に相当し、第２トランジスタのドレイン電流のほうが小さい状態（第２トランジスタの特性が変化した状態）は“１”のデータが記憶されている状態に相当する。
【０００３】
なお、上記に関連する技術については、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１１－１０３１５８号公報
【０００５】
［概要］
上記のような不揮発性メモリ装置においては、メモリ素子に流れる電流の大小関係に基づいてデータを読み出すため、メモリ素子に流れる電流の比較対象電流に対する適切なマージンが確保されていることが重要である。
【０００６】
上記状況に鑑み、本開示は、メモリ素子に流れる電流のマージンが適切に確保されていることを確認するテストを効果的に行うことができる不揮発性メモリ装置を提供することを目的とする。
【０００７】
本開示の一態様に係る不揮発性メモリ装置は、サイドウォールに電荷をトラップすることでプログラム動作を実行可能な第１メモリ素子と、
前記第１メモリ素子の第１ゲート電圧を可変に生成するように構成されるゲート電圧生成部と、
を備え、
比較対象電流と前記第１メモリ素子に流れる第１メモリ電流との大小関係に基づいてデータの読み出しが可能である構成としている。
【図面の簡単な説明】
【０００８】
図１は、プログラム動作時におけるメモリ素子への電圧印加を示す図である。
図２は、図１に対応するメモリ素子の縦構造断面図である。
図３は、リード（読み出し）動作時におけるメモリ素子への電圧印加を示す図である。
図４は、図３に対応するメモリ素子の縦構造断面図である。
図５は、メモリ素子のドレイン電流のゲート・ソース間電圧依存性の一例を表す図である。
図６は、本開示の第１実施形態に係る不揮発性メモリ装置の構成を示す図である。
図７は、各種電流のばらつきの一例を示す図である。
図８は、経年劣化の一例を表す図である。
図９は、本開示の第２実施形態に係る不揮発性メモリ装置の構成を示す図である。
図１０は、本開示の第３実施形態に係る不揮発性メモリ装置の構成を示す図である。
【０００９】
[詳細な説明]
以下、本開示の例示的な実施形態について、図面を参照して説明する。
【００１０】
＜メモリ素子について＞
メモリ素子は、プログラム動作を実行可能な素子であり、トランジスタにより構成される。メモリ素子は、ＯＴＰ素子とも呼ばれる。
（【００１１】以降は省略されています）

関連特許