特許ウォッチ

公開番号2025136585
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024035264
出願日2024-03-07
発明の名称差動アンプおよび半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H03F 3/45 20060101AFI20250911BHJP(基本電子回路)
要約【課題】出力電圧の波形における乱れを抑制できる差動アンプを提供する。
【解決手段】差動アンプ1～4は、非反転入力端子および反転入力端子に接続された入力差動対と、カスコードカレントミラー回路と、出力電圧を生成する出力段と、を備える。カスコードカレントミラー回路は、ゲインブーストアンプを有する。ゲインブーストアンプは、入力差動対と、当該入力差動対に能動負荷として接続されたカレントミラー回路と、カレントミラー回路の出力ノードにゲートが接続されたトランジスタを含むソース接地回路と、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を制御する電圧制御回路と、を含む。電圧制御回路は、カスコードカレントミラー回路の出力側の2つのトランジスタの間の電圧と所定電圧との差分がしきい値電圧を超えたことに応じて、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を小さくするように構成される。
【選択図】図2
特許請求の範囲【請求項１】
非反転入力端子および反転入力端子に接続された入力差動対と、
当該入力差動対に能動負荷として接続された、トランジスタを２段積みして構成されるカスコードカレントミラー回路と、
前記カスコードカレントミラー回路の出力ノードの電圧に応じた出力電圧を生成する出力段と、を備え、
前記カスコードカレントミラー回路は、入力側の２つのＭＯＳトランジスタの間の電圧と出力側の２つのトランジスタの間の電圧とを等しくするように、出力側の２段目のトランジスタのゲートに出力信号を出力するゲインブーストアンプを有し、
前記ゲインブーストアンプは、入力差動対と、当該入力差動対に能動負荷として接続されたカレントミラー回路と、前記カレントミラー回路の出力ノードにゲートが接続されたトランジスタを含むソース接地回路と、前記ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を制御する電圧制御回路と、を含み、
前記電圧制御回路は、前記カスコードカレントミラー回路の出力側の２つのトランジスタの間の電圧と所定電圧との差分がしきい値電圧を超えたことに応じて、前記ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を小さくするように構成される、
差動アンプ。
続きを表示（約 870 文字）【請求項２】
前記電圧制御回路は、前記ソース接地回路に含まれるトランジスタのゲートと前記所定電圧が供給されるノードとの間に設けられた、前記カスコードカレントミラー回路の出力側の２つのトランジスタの間にゲートが接続されたＭＯＳトランジスタを含む、
請求項１に記載の差動アンプ。
【請求項３】
前記しきい値電圧を第１しきい値電圧とするとき、前記出力側の２つのトランジスタの間の電圧と前記所定電圧との差分が第２しきい値電圧を超えたことに応じて、前記出力側の２つのトランジスタの間の電圧の上昇を緩和するように構成された緩和回路をさらに備える、
請求項１に記載の差動アンプ。
【請求項４】
前記緩和回路は、前記カスコードカレントミラー回路に含まれる出力側の１段目のトランジスタと並列に接続された、ダイオード接続されたＭＯＳトランジスタを有する、
請求項３に記載の差動アンプ。
【請求項５】
前記カスコードカレントミラー回路に含まれる入力側の１段目のトランジスタと並列に接続された、前記緩和回路のＭＯＳトランジスタと同型のダイオード接続されたＭＯＳトランジスタをさらに備える、
請求項４に記載の差動アンプ。
【請求項６】
前記カスコードカレントミラー回路に含まれる入力側の２段目のトランジスタは、前記ゲインブーストアンプの出力電圧がゲートに供給されず、所定のバイアス電圧がゲートに供給されることによってバイアスされる、
請求項１に記載の差動アンプ。
【請求項７】
前記カスコードカレントミラー回路は、前記出力側の２段目のトランジスタと並列に接続された分割トランジスタをさらに含み、
前記分割トランジスタのゲートは、前記入力側の２段目のトランジスタのゲートに接続される、
請求項６に記載の差動アンプ。
【請求項８】
請求項１から７のいずれか一項に記載の差動アンプを備えた、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、差動アンプおよび半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
差動アンプ（オペアンプ）は、２つの入力電圧の差を増幅するために用いられる。たとえば特許文献１には、２つの入力電圧が入力される入力差動対と、入力差動対に能動負荷として接続されたカレントミラー回路と、カレントミラー回路の出力ノードの電圧に応じた出力電圧を生成する出力段と、を備えたオペアンプが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１９－９６９７０号公報
【０００４】
［概要］
しかしながら、本発明者らは、以下の課題を認識するに至った。すなわち、特許文献１に記載の差動アンプにおいて、入力差動対に入力される入力電圧に急速な変化が生じると、出力段によって生成される出力電圧が入力電圧の変化の影響を受け、出力電圧の波形に乱れが生じる。
【０００５】
本開示はこうした状況に鑑みてなされたものであり、その例示的な目的の一つは、出力電圧の波形における乱れを抑制できる差動アンプを提供することにある。
【０００６】
本開示のある態様は、差動アンプである。差動アンプは、非反転入力端子および反転入力端子に接続された入力差動対と、当該入力差動対に能動負荷として接続された、トランジスタを２段積みして構成されるカスコードカレントミラー回路と、カスコードカレントミラー回路の出力ノードの電圧に応じた出力電圧を生成する出力段と、を備える。カスコードカレントミラー回路は、入力側の２つのＭＯＳトランジスタの間の電圧と出力側の２つのトランジスタの間の電圧とを等しくするように、出力側の２段目のトランジスタのゲートに出力信号を出力するゲインブーストアンプを有する。ゲインブーストアンプは、入力差動対と、当該入力差動対に能動負荷として接続されたカレントミラー回路と、カレントミラー回路の出力ノードにゲートが接続されたトランジスタを含むソース接地回路と、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を制御する電圧制御回路と、を含む。電圧制御回路は、カスコードカレントミラー回路の出力側の２つのトランジスタの間の電圧と所定電圧との差分がしきい値電圧を超えたことに応じて、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を小さくするように構成される。
【０００７】
なお、以上の構成要素の任意の組合せ、本開示の表現を方法、装置、システムなどの間で変換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る差動アンプの回路図である。
図２は、同実施形態に係るカスコードカレントミラー回路に設けられたゲインブーストアンプの回路図である。
図３は、比較技術に係る差動アンプの回路図である。
図４は、比較技術に係るカスコードカレントミラー回路が有するゲインブーストアンプの回路図である。
図５は、比較技術に係る差動アンプにおいて、第１入力電圧が急速に低下したときにおける各電圧の変化を示す図である。
図６は、本開示の一実施形態に係る差動アンプにおいて、第１入力電圧が急速に低下したときにおける各電圧の変化を示す図である。
図７は、第２変形例に係る差動アンプの回路図である。
図８は、第３変形例に係る差動アンプの回路図である。
図９は、第２実施形態に係る差動アンプの回路図である。
図１０は、同実施形態に係るカスコードカレントミラー回路に設けられたゲインブーストアンプの回路図である。
【０００９】
［詳細な説明］
（概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る差動アンプは、非反転入力端子および反転入力端子に接続された入力差動対と、当該入力差動対に能動負荷として接続された、トランジスタを２段積みして構成されるカスコードカレントミラー回路と、カスコードカレントミラー回路の出力ノードの電圧に応じた出力電圧を生成する出力段と、を備える。カスコードカレントミラー回路は、入力側の２つのＭＯＳトランジスタの間の電圧と出力側の２つのトランジスタの間の電圧とを等しくするように、出力側の２段目のトランジスタのゲートに出力信号を出力するゲインブーストアンプを有する。ゲインブーストアンプは、入力差動対と、当該入力差動対に能動負荷として接続されたカレントミラー回路と、カレントミラー回路の出力ノードにゲートが接続されたトランジスタを含むソース接地回路と、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を制御する電圧制御回路と、を含む。電圧制御回路は、カスコードカレントミラー回路の出力側の２つのトランジスタの間の電圧と所定電圧との差分がしきい値電圧を超えたことに応じて、ソース接地回路に含まれるトランジスタのゲート・ソース間の電圧を小さくするように構成される。
（【００１１】以降は省略されています）

関連特許