特許ウォッチ

公開番号2025136143
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024034366
出願日2024-03-06
発明の名称半導体装置、通信システム、差動伝送回路の動作特性を調べる方法
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H04L 25/02 20060101AFI20250911BHJP(電気通信技術)
要約【課題】差動伝送路を駆動するように構成される半導体装置の不具合を検知できる半導体装置を提供する。
【解決手段】半導体装置13は、差動データ駆動回路21、データ生成回路24、差動データ受信回路27、第1終端回路30、及び判定回路29を含む半導体集積回路29と、半導体集積回路29を搭載する搭載部材17とを備え、差動データ駆動回路の第1データ出力21b及び第2データ出力21cは、それぞれ、搭載部材17の第1端子17b及び第2端子17cを介して差動データ受信回路27の第1データ入力27b及び第2データ入力27cに接続され、第1終端回路30は、第1データ入力27bと第2データ入力27cとの間に接続され、差動データ駆動回路は、テストモードにおいてテストデータ信号を出力し、判定回路29は、テストモードにおいて、差動データ受信回路27からの受信信号とテストデータ信号との照合を行う。
【選択図】図1
特許請求の範囲【請求項１】
差動データ駆動回路、データ生成回路、差動データ受信回路、第１終端回路、及び判定回路を含む半導体集積回路と、
第１端子及び第２端子を有する搭載部材と、
を備え、
前記差動データ受信回路は、第１データ入力及び第２データ入力を有し、
前記差動データ駆動回路は、第１データ出力及び第２データ出力を有し、前記第１データ出力及び前記第２データ出力は、それぞれ、前記第１端子及び前記第２端子を介して前記第１データ入力及び前記第２データ入力に接続され、
前記第１終端回路は、前記第１データ入力と前記第２データ入力との間に接続され、
前記データ生成回路は、テストモードにおいて、１又は複数のテストデータを含むテストデータ信号を前記差動データ駆動回路に提供するように構成され、
前記差動データ受信回路は、前記第１データ入力及び前記第２データ入力に受けた信号に応答して受信信号を生成するように構成され、
前記判定回路は、前記差動データ受信回路の出力に接続され、
前記判定回路は、前記テストモードにおいて、前記受信信号と前記テストデータとの照合を行うように構成される、
半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記差動データ受信回路は、前記第１データ入力及び前記第２データ入力からの信号を受けるように構成される第１テスト受信器を含み、
前記第１テスト受信器は、前記テストモードにおいて活性化される、
請求項１に記載される半導体装置。
【請求項３】
前記データ生成回路及び前記判定回路の少なくとも一方は、前記テストデータを格納するように構成される格納回路を含む、
請求項１に記載される半導体装置。
【請求項４】
前記半導体集積回路は、
前記第１データ出力に第１出力導電ラインを介して接続された第１出力電極と、
前記第２データ出力に第２出力導電ラインを介して接続された第２出力電極と、
前記第１データ入力に第１入力導電ラインを介して接続された第１入力電極と、
前記第２データ入力に第２入力導電ラインを介して接続された第２入力電極と、
を備える、
請求項１に記載される半導体装置。
【請求項５】
前記搭載部材は、前記半導体集積回路を収容するように構成されるパッケージを含み、
前記半導体装置は、
前記半導体集積回路の前記第１出力電極を前記第１端子に接続する第１導電体と、
前記半導体集積回路の前記第２出力電極を前記第２端子に接続する第２導電体と、
前記半導体集積回路の前記第１入力電極を前記第１端子に接続する第３導電体と、
前記半導体集積回路の前記第２入力電極を前記第２端子に接続する第４導電体と、
を更に備える、
請求項４に記載される半導体装置。
【請求項６】
前記第１導電体、前記第２導電体、前記第３導電体、及び前記第４導電体は、それぞれのボンディングワイヤを含む、
請求項５に記載される半導体装置。
【請求項７】
前記第１終端回路は、少なくとも１つの第１終端抵抗体及び前記第１終端抵抗体に直列に接続される第１スイッチを含む、
請求項１に記載された半導体装置。
【請求項８】
前記半導体集積回路は、前記テストモードにおいて、前記第１終端回路の前記第１スイッチを導通させるように構成される制御回路を更に含む、
請求項７に記載された半導体装置。
【請求項９】
前記搭載部材は、第３端子及び第４端子を有し、
前記半導体集積回路は、差動クロック駆動回路及び差動クロック受信回路を更に備え、
前記差動クロック駆動回路は、差動伝送のためのクロック信号を受けるように構成されるクロック入力、並びに第１クロック出力及び第２クロック出力を有し、
前記差動クロック受信回路は、第１クロック入力及び第２クロック入力、並びに前記第１クロック入力及び前記第２クロック入力に受けた信号に応答して第２受信信号を提供するように構成される出力を有し、
前記差動データ受信回路の前記第１クロック入力及び前記第２クロック入力は、それぞれ、前記第３端子及び前記第４端子を介して前記第１クロック出力及び前記第２クロック出力に接続され、
前記判定回路は、少なくとも前記受信信号、及び前記テストデータ信号に基づき、前記受信信号と前記テストデータとの照合を行うように構成される、
請求項１に記載される半導体装置。
【請求項１０】
前記差動データ受信回路は、前記第１クロック入力及び前記第２クロック入力からの信号を受けるように構成される第２テスト受信器を含み、
前記第２テスト受信器は、前記テストモードにおいて活性化される、
請求項９に記載される半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置、通信システム、及び差動伝送回路の動作特性を調べる方法に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特許文献１は、差動伝送線路の異常を検出することを開示する。特許文献１の半導体集積回路は、複数のチャンネルの差動伝送線路を介して別の回路と接続される。複数の差動トランスミッタは、対応するチャンネルの差動伝送線路を駆動する。異常検出回路は、差動伝送線路に生ずる異常を検出する。
【先行技術文献】
【特許文献】
【０００３】
特開2017-76961号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１は、差動伝送線路の異常を検出する半導体装置を開示する。
【０００５】
しかしながら、差動伝送線路を用いる通信システムにおける不具合は、差動伝送線路だけではなく、初期的に又は経時的に半導体装置内においても生じる。
【０００６】
半導体装置の作製では、ウエハ上において特性検査が行われると共に、この検査に合格した半導体チップが組み立てられる。具体的には、半導体チップは、例えばリードフレーム上に配置されると共に、半導体チップ及びリードフレームは、樹脂体により封止される。組立の工程は、初期的な不具合を引き起こす可能性がある。
【０００７】
このように作製される半導体装置は、単独であって、差動伝送線路に接続されていない。また、このように作製される半導体装置は、通信システムに組み込まれる。通信システムでは、半導体装置は、様々な実装環境に置かれる。求められていることは、通信システムに実装される前及び後において、半導体装置自体において不具合の検知を可能にすることである。
【０００８】
本発明は、差動伝送路を駆動するように構成される半導体装置内における不具合を検知することができる半導体装置、差動伝送回路の動作特性を調べる方法、及びこの半導体装置を含む通信システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１態様に係る半導体装置は、差動データ駆動回路、データ生成回路、差動データ受信回路、第１終端回路、及び判定回路を含む半導体集積回路と、第１端子及び第２端子を有する搭載部材と、を備え、前記差動データ受信回路は、第１データ入力及び第２データ入力を有し、前記差動データ駆動回路は、第１データ出力及び第２データ出力を有し、前記第１データ出力及び前記第２データ出力は、それぞれ、前記第１端子及び前記第２端子を介して前記第１データ入力及び前記第２データ入力に接続され、前記第１終端回路は、前記第１データ入力と前記第２データ入力との間に接続され、前記データ生成回路は、テストモードにおいて、１又は複数のテストデータを含むテストデータ信号を前記差動データ駆動回路に提供するように構成され、前記差動データ受信回路は、前記第１データ入力及び前記第２データ入力に受けた信号に応答して受信信号を生成するように構成され、前記判定回路は、前記差動データ受信回路の出力に接続され、前記判定回路は、前記テストモードにおいて、前記受信信号と前記テストデータとの照合を行うように構成される。
【００１０】
本発明の第２態様に係る通信システムは、第１態様に記載される半導体装置と、前記半導体装置の前記第１端子及び前記第２端子に第１外部差動伝送路を介して接続されると共に前記半導体装置と通信を行う通信装置と、を備え、前記通信装置は、差動シリアルトランスミッタ及び差動シリアルレシーバの少なくとも一方を含む。
（【００１１】以降は省略されています）

関連特許