特許ウォッチ

公開番号2025136479
公報種別公開特許公報(A)
公開日2025-09-19
出願番号2024035090
出願日2024-03-07
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/68 20250101AFI20250911BHJP()
要約【課題】耐圧を向上できる半導体装置を提供すること。
【解決手段】半導体装置10は、半導体基板20、複数のトレンチ30、絶縁層41、複数の電極部60を含む。半導体基板20は、第1面20Sと、第1面20Sと反対側の第2面20Rと、を含む。複数のトレンチ30は、第1面20Sから第2面20Rに向けて凹み、平面視でY軸方向に延び、X軸方向に並べられている。絶縁層41は、複数のトレンチ30のそれぞれの内面31に配置されている。複数の電極部60は、複数のトレンチ30内において、対応する絶縁層41に囲まれた状態で設けられている。半導体基板20は、複数のトレンチ30の間に配置され、複数のトレンチ30を区画している複数の壁部50を含む。壁部50と電極部60とが絶縁層41を挟んで対向することによってキャパシタC1を構成している。絶縁層41の厚T13さは壁部50の厚さT14以上である。
【選択図】図4
特許請求の範囲【請求項１】
第１面と、第１面と反対側の第２面とを含む半導体基板と、
前記第１面から前記第２面に向けて凹み、前記半導体基板の厚さ方向から視て第１方向に延び、前記厚さ方向から視て前記第１方向と直交する第２方向に並べられた複数のトレンチと、
前記複数のトレンチのそれぞれの内面に配置された絶縁層と、
前記複数のトレンチ内において、対応する前記絶縁層に囲まれた状態で設けられ、導電性を有する複数の電極部と、
を含み、
前記半導体基板は、前記複数のトレンチの間に配置され、前記複数のトレンチを区画している複数の壁部を含み、
前記壁部と前記電極部とが前記絶縁層を挟んで対向することによってキャパシタを構成しており、
前記絶縁層の厚さは前記壁部の厚さ以上である、
半導体装置。
続きを表示（約 660 文字）【請求項２】
前記複数のトレンチは、前記第１方向を長手方向とし、前記第２方向を幅方向とするように延びている、
請求項１に記載の半導体装置。
【請求項３】
前記複数のトレンチの幅は同一である、
請求項１に記載の半導体装置。
【請求項４】
前記複数の壁部の厚さは同一である、
請求項１に記載の半導体装置。
【請求項５】
前記壁部の厚さは、前記複数のトレンチの幅はよりも狭い、
請求項１に記載の半導体装置。
【請求項６】
前記複数のトレンチの深さは前記複数のトレンチの底面と前記第２面との間の距離よりも短い、
請求項１に記載の半導体装置。
【請求項７】
前記複数のトレンチの長さは、前記複数のトレンチの深さよりも長い、
請求項１に記載の半導体装置。
【請求項８】
前記第１面の上に設けられた第１導電層を含み、
前記第１導電層は、前記複数の電極部を覆っており、前記複数の電極部を電気的に接続している、
請求項１に記載の半導体装置。
【請求項９】
前記第１導電層は、前記厚さ方向から視て前記複数のトレンチを含む領域の全体を覆っている、
請求項８に記載の半導体装置。
【請求項１０】
前記第１導電層は、前記電極部とは別材料によって構成されている、
請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関するものである。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
特許文献１は、基板と、基板上に形成された第１導電体膜と、第１導電体膜上および基板上に配置された誘電体膜と、誘電体膜上に配置たされた第２導電体膜とを備える、チップコンデンサを開示している。第１導電体膜は、第１接続領域および第１コンデンサ形成領域を含む。第２導電体膜は、誘電体膜を挟んで第１コンデンサ形成領域に対向する第２コンデンサ形成領域を含む。第１導電体膜の第１接続領域には、第１外部電極が接続されており、第２導電体膜の第２接続領域には、第２外部電極が接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１９５３２１号公報
【０００４】
［概要］
コンデンサ（キャパシタ）を含む半導体装置では、高耐圧の半導体装置が要求されている。
【０００５】
本開示の一態様である半導体装置は、第１面と、第１面と反対側の第２面とを含む半導体基板と、前記第１面から前記第２面に向けて凹み、前記半導体基板の厚さ方向から視て第１方向に延び、前記厚さ方向から視て前記第１方向と直交する第２方向に並べられた複数のトレンチと、前記複数のトレンチのそれぞれの内面に配置された絶縁層と、前記複数のトレンチ内において、対応する前記絶縁層に囲まれた状態で設けられ、導電性を有する複数の電極部と、を含み、前記半導体基板は、前記複数のトレンチの間に配置され、前記複数のトレンチを区画している複数の壁部を含み、前記壁部と前記電極部とが前記絶縁層を挟んで対向することによってキャパシタを構成しており、前記絶縁層の厚さは前記壁部の厚さ以上である。
【０００６】
本開示の一態様である半導体装置の製造方法は、第１面を含む半導体基板に、前記第１面から凹み、前記半導体基板の厚さ方向から視て第１方向に延び、前記厚さ方向から視て前記第１方向と直交する第２方向に並ぶ複数のトレンチを形成すること、前記複数のトレンチのそれぞれの内面に絶縁層を形成すること、前記複数のトレンチ内において、対応する前記絶縁層に囲まれ、導電性を有する複数の電極部を形成すること、を含み、前記半導体基板は、前記複数のトレンチの間に配置され、前記複数のトレンチを区画している複数の壁部を含み、前記壁部と前記電極部とが前記絶縁層を挟んで対向することによってキャパシタを構成しており、前記絶縁層の厚さは前記壁部の厚さ以上である。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態に係る例示的な半導体装置の概略斜視図である。
図２は、図１の半導体装置の概略平面図である。
図３は、図１の半導体装置の概略平面図である。
図４は、図３のＦ４－Ｆ４線に沿った半導体装置の概略断面図である。
図５は、図４の半導体装置の一部を拡大して示す概略断面図である。
図６は、図４の半導体装置の例示的な製造工程を示す概略断面図である。
図７は、図６に続く製造工程を示す概略断面図である。
図８は、図７に続く製造工程を示す概略断面図である。
図９は、図８に続く製造工程を示す概略断面図である。
図１０は、図９に続く製造工程を示す概略断面図である。
図１１は、図１０に続く製造工程を示す概略断面図である。
図１２は、図１１に続く製造工程を示す概略断面図である。
図１３は、図１２に続く製造工程を示す概略断面図である。
図１４は、図１３に続く製造工程を示す概略断面図である。
図１５は、図１４に続く製造工程を示す概略断面図である。
図１６は、図１５に続く製造工程を示す概略断面図である。
図１７は、図１６に続く製造工程を示す概略断面図である。
図１８は、変更例の半導体装置を模式的に示す概略断面図である。
図１９は、変更例の半導体装置を模式的に示す概略断面図である。
図２０は、図１９の半導体装置の例示的な製造工程を示す概略断面図である。
図２１は、図２０に続く製造工程を示す概略断面図である。
図２２は、図２１に続く製造工程を示す概略断面図である。
図２３は、図２２に続く製造工程を示す概略断面図である。
図２４は、図２３に続く製造工程を示す概略断面図である。
図２５は、図２４に続く製造工程を示す概略断面図である。
図２６は、図２５に続く製造工程を示す概略断面図である。
図２７は、第２実施形態に係る例示的な半導体装置の概略斜視図である。
図２８は、図２７の半導体装置の概略平面図である。
図２９は、図２７の半導体装置の概略平面図である。
図３０は、図２７のＦ３０－Ｆ３０線に沿った半導体装置の概略断面図である。
図３１は、図２７のＦ３１－Ｆ３１線に沿った半導体装置の概略断面図である。
図３２は、図３０のＦ３２－Ｆ３２線に沿った半導体装置の概略断面図である。
図３３は、図３０のＦ３３－Ｆ３３線に沿った半導体装置の概略断面図である。
図３４は、図３０の半導体装置の一部を拡大して示す概略断面図である。
図３５は、図３０の半導体装置の例示的な製造工程を示す概略断面図である。
図３６は、図３５に続く製造工程を示す概略断面図である。
図３７は、図３６に続く製造工程を示す概略断面図である。
図３８は、図３７に続く製造工程を示す概略断面図である。
図３９は、図３８に続く製造工程を示す概略断面図である。
図４０は、図３９に続く製造工程を示す概略断面図である。
図４１は、図４０に続く製造工程を示す概略断面図である。
図４２は、図４１に続く製造工程を示す概略断面図である。
図４３は、図４２に続く製造工程を示す概略断面図である。
図４４は、図４３に続く製造工程を示す概略断面図である。
図４５は、図４４に続く製造工程を示す概略断面図である。
図４６は、図４５に続く製造工程を示す概略断面図である。
図４７は、図４６に続く製造工程を示す概略断面図である。
図４８は、図４７に続く製造工程を示す概略断面図である。
図４９は、変更例の半導体装置を模式的に示す概略断面図である。
図５０は、変更例の半導体装置を模式的に示す概略断面図である。
図５１は、変更例の半導体装置を模式的に示す概略平面図である。
図５２は、変更例の半導体装置を模式的に示す概略平面図である。
図５３は、変更例の半導体装置を模式的に示す概略平面図である。
図５４は、変更例の半導体装置を模式的に示す概略断面図である。
【０００８】
［詳細な説明］
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【０００９】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【００１０】
（第１実施形態）
（半導体装置の概略構成）
図１は、第１実施形態に係る例示的な半導体装置１０の概略斜視図である。図２は、図１の半導体装置１０の概略平面図である。図３は、図１の半導体装置の概略平面図である。図３では、第１導電層７０を透視して電極部６０が示されている。図４は、図３のＦ４－Ｆ４線に沿った半導体装置の概略断面図である。図５は、図４の半導体装置の一部を拡大して示す概略断面図である。
（【００１１】以降は省略されています）

関連特許