TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025128595
公報種別公開特許公報(A)
公開日2025-09-03
出願番号2024025348
出願日2024-02-22
発明の名称回路基板および回路モジュール
出願人ローム株式会社
代理人個人,個人
主分類H10D 30/87 20250101AFI20250827BHJP()
要約【課題】ケルビンソース端子の機能追加に伴う高速スイッチング動作の不安定化および局所的発熱を抑えること。
【解決手段】回路基板110は、トランジスタ実装パターン140を含む配線パターン130を含む。トランジスタ実装パターン140は、ゲートパッド141と、ソースパッド142と、ソースパッド142と第1方向Yに離間したドレインパッド143と、ソースパッド142とドレインパッド143との間に位置する放熱パッド144とを含む。配線パターン130は、ゲートパッド141に接続され、第1方向Yと交差する第2方向Xに延びたゲート用延在パターン160と、放熱パッド144から第2方向Xに延びたケルビンソース用延在パターン170とを含む。ケルビンソース用延在パターン170は、第2方向Xと交差する放熱パッド144の側縁144E1であって、ゲートパッド141の近くに位置する側縁144E1から第2方向Xに延びている。
【選択図】図1
特許請求の範囲【請求項1】
ゲート端子、ソース端子、ドレイン端子、および前記ソース端子と電気的に接続された放熱端子を含む表面実装型トランジスタの実装に用いられるトランジスタ実装パターンを含む配線パターンを備え、
前記トランジスタ実装パターンは、
前記ゲート端子との電気的接続に用いられるゲートパッドと、
前記ソース端子との電気的接続に用いられるソースパッドと、
前記ドレイン端子との電気的接続に用いられ、前記ソースパッドおよび前記ゲートパッドに対して第1方向に離間して配置されたドレインパッドと、
前記放熱端子との電気的接続に用いられ、前記第1方向における前記ソースパッドと前記ドレインパッドとの間および前記ゲートパッドと前記ドレインパッドとの間に位置する放熱パッドと、を含み、
前記配線パターンは、
前記ゲートパッドに接続され、平面視で前記第1方向と交差する第2方向に延在するゲート用延在パターンと、
前記放熱パッドから前記第2方向に延在するケルビンソース用延在パターンと、を含み、
前記ゲートパッドと前記ソースパッドとは前記第2方向に並んで配列されており、
前記放熱パッドは、前記第2方向と交差する側縁であって、前記ソースパッドよりも前記ゲートパッドの近くに位置する側縁を含み、
前記ケルビンソース用延在パターンは前記側縁から前記第2方向に延在している、回路基板。
続きを表示(約 1,400 文字)【請求項2】
前記ゲート用延在パターンは、互いに離間した複数の分割パターンを含む、請求項1に記載の回路基板。
【請求項3】
前記放熱パッドは、前記放熱パッドの外形を規定する第1側縁、第2側縁、第3側縁、および第4側縁を含む平面視矩形状であり、
前記第1側縁および前記第2側縁は、前記第1方向に沿って延在しており、
前記第3側縁および前記第4側縁は、前記第2方向に沿って延在しており、
前記放熱パッドの前記側縁は前記第1側縁であり、
前記ソースパッドは、前記第3側縁に対向して配置されており、
前記ゲートパッドは、前記ソースパッドと前記第2方向に隣接し、かつ前記第1側縁と前記第3側縁との間の角部に隣接する位置で前記第3側縁に対向して配置されている、請求項1に記載の回路基板。
【請求項4】
前記ソースパッドは、前記第2方向に並んで配列される複数のソースパッドのうちの1つであり、
前記配線パターンは、前記複数のソースパッドを互いに連結するソース連結パターンをさらに含む、請求項1に記載の回路基板。
【請求項5】
前記配線パターンは、複数の表面実装型トランジスタの実装に用いられる複数のトランジスタ実装パターンを含み、
前記トランジスタ実装パターンは、前記複数のトランジスタ実装パターンのうちの1つであり、
前記複数のトランジスタ実装パターンの各々の前記ケルビンソース用延在パターンが前記第2方向に延在している、請求項1に記載の回路基板。
【請求項6】
前記複数のトランジスタ実装パターンは、前記第1方向に互いに隣接する第1トランジスタ実装パターンおよび第2トランジスタ実装パターンを含み、
前記配線パターンは、前記第1トランジスタ実装パターンの前記ソースパッドと、前記第2トランジスタ実装パターンの前記ドレインパッドとを互いに連結するソースドレイン連結パターンをさらに含む、請求項5に記載の回路基板。
【請求項7】
回路モジュールであって、
請求項1~6のうちのいずれか一項に記載の回路基板と、
前記トランジスタ実装パターン上に実装された前記表面実装型トランジスタと、
を備える回路モジュール。
【請求項8】
前記表面実装型トランジスタは窒化物半導体トランジスタである、請求項7に記載の回路モジュール。
【請求項9】
前記配線パターン上に実装され、前記ゲート用延在パターンと前記ケルビンソース用延在パターンとに電気的に接続されたゲートドライバをさらに備え、
前記第2方向における前記ケルビンソース用延在パターンの両側に前記表面実装型トランジスタと前記ゲートドライバとが位置する、請求項7に記載の回路モジュール。
【請求項10】
前記表面実装型トランジスタは、平面視矩形状のパッケージ表面を含み、
前記ゲート端子、前記ソース端子、前記ドレイン端子、および前記放熱端子は前記パッケージ表面から露出しており、
前記ゲート端子と前記ソース端子は、前記パッケージ表面の外形を規定する4つの側縁のうち1つの側縁に沿って配列されており、
前記ゲート端子と前記ソース端子とが配列された前記パッケージ表面の前記側縁の長さが6mm以下である、請求項7に記載の回路モジュール。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、回路基板および回路モジュールに関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
現在、窒化ガリウム(GaN)等のIII族窒化物半導体(以下、単に「窒化物半導体」と言う場合がある)を用いた高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)の製品化が進んでいる。HEMTは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス(2-Dimensional Electron Gas:2DEG)を導電経路(チャネル)として使用する。HEMTを利用したパワーデバイスは、典型的なシリコン(Si)パワーデバイスと比較して、低オン抵抗および高速・高周波動作可能なデバイスとして認知されている。
【0003】
HEMTにおいて、ソース端子に結合される寄生インダクタンスに起因した起電ノイズの影響を取り除くべく、ソース端子に加えてケルビンソース端子(ドライバソース端子とも呼ばれる)を用いることが行われている。例えば特許文献1は、ドライバソースリードを備えた半導体装置を開示している。
【先行技術文献】
【特許文献】
【0004】
特開2020-202310号公報
【0005】
[概要]
例えば、ケルビンソース端子は、既存のソース端子の一部(例えば、複数のソース端子の1つ)をケルビンソース端子として割り当てることで設けられる。しかしながら、この場合、ケルビンソース端子の配置に伴い使用可能なソース端子の数および配置が実質的に制限されることから、例えばソース端子の位置に応じてトランジスタチップから各ソース端子までの配線長さ(例えばワイヤ長さ)にばらつきが生じ得る。このような配線長さのばらつきは、トランジスタチップ内における寄生インダクタンスに偏りを生じさせ、高速スイッチング動作の不安定化および局所的発熱をもたらす要因となる。
【0006】
本開示の一態様による回路基板は、表面実装型トランジスタの実装に用いられるトランジスタ実装パターンを含む配線パターンを備える。前記表面実装型トランジスタは、ゲート端子、ソース端子、ドレイン端子、および前記ソース端子と電気的に接続された放熱端子を含む。前記トランジスタ実装パターンは、前記ゲート端子との電気的接続に用いられるゲートパッドと、前記ソース端子との電気的接続に用いられるソースパッドと、前記ドレイン端子との電気的接続に用いられ、前記ソースパッドおよび前記ゲートパッドに対して第1方向に離間して配置されたドレインパッドと、前記放熱端子との電気的接続に用いられ、前記第1方向における前記ソースパッドと前記ドレインパッドとの間および前記ゲートパッドと前記ドレインパッドとの間に位置する放熱パッドとを含む。前記配線パターンは、前記ゲートパッドに接続され、平面視で前記第1方向と交差する第2方向に延在するゲート用延在パターンと、前記放熱パッドから前記第2方向に延在するケルビンソース用延在パターンとを含む。前記ゲートパッドと前記ソースパッドとは前記第2方向に並んで配列されている。前記放熱パッドは、前記第2方向と交差する側縁であって、前記ソースパッドよりも前記ゲートパッドの近くに位置する側縁を含み、前記ケルビンソース用延在パターンは前記側縁から前記第2方向に延在している。
【図面の簡単な説明】
【0007】
図1は、第1実施形態に係る例示的な回路モジュールの概略平面図である。
図2は、第1実施形態に係る例示的な配線パターンの概略平面図である。
図3は、図1に示された表面実装型トランジスタの概略平面図である。
図4は、表面実装型トランジスタにおける例示的なトランジスタ構造の概略断面図である。
図5は、図1の回路モジュールにおけるゲート-ケルビンソース間充放電経路を示す図である。
図6は、図1の回路モジュールの概略回路図である。
図7は、第2実施形態に係る例示的な回路モジュールの概略平面図である。
図8は、別の例示的な配線パターンの概略平面図である。
図9は、更に別の例示的な配線パターンの概略平面図である。
【0008】
[詳細な説明]
以下、添付図面を参照して、本開示における窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0009】
本開示で使用される「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。また、本開示で使用される「少なくとも1つ」という表現は、所望の複数の選択肢のうちの1つ以上を意味する。一例として、選択肢の数が2つであれば、「少なくとも1つ」の表現は、1つの選択肢のみ、または2つの選択肢の双方を意味する。他の例として、選択肢の数が3つ以上であれば、「少なくとも1つ」の表現は、1つの選択肢のみ、または2つ以上の任意の選択肢の組み合わせを意味する。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

ローム株式会社
駆動回路
17日前
ローム株式会社
回路装置
9日前
ローム株式会社
駆動回路
17日前
ローム株式会社
遅延回路
17日前
ローム株式会社
電子回路
9日前
ローム株式会社
駆動回路
17日前
ローム株式会社
メモリ回路
27日前
ローム株式会社
半導体装置
10日前
ローム株式会社
半導体装置
7日前
ローム株式会社
照度センサ
1日前
ローム株式会社
オペアンプ
29日前
ローム株式会社
半導体装置
13日前
ローム株式会社
オペアンプ
29日前
ローム株式会社
半導体装置
6日前
ローム株式会社
スナバ回路
9日前
ローム株式会社
半導体装置
6日前
ローム株式会社
半導体装置
6日前
ローム株式会社
電流センサ
16日前
ローム株式会社
半導体装置
1日前
ローム株式会社
オペアンプ
27日前
ローム株式会社
半導体装置
15日前
ローム株式会社
半導体装置
3日前
ローム株式会社
差動増幅回路
17日前
ローム株式会社
電源制御装置
1か月前
ローム株式会社
半導体集積回路
20日前
ローム株式会社
半導体集積回路
15日前
ローム株式会社
オペアンプ回路
27日前
ローム株式会社
オペアンプ回路
27日前
ローム株式会社
半導体記憶装置
28日前
ローム株式会社
オペアンプ回路
27日前
ローム株式会社
半導体パッケージ
9日前
ローム株式会社
クロック生成回路
10日前
ローム株式会社
窒化物半導体装置
16日前
ローム株式会社
窒化物半導体装置
6日前
ローム株式会社
半導体集積回路装置
6日前
ローム株式会社
半導体集積回路装置
20日前
続きを見る