特許ウォッチ

公開番号2025122596
公報種別公開特許公報(A)
公開日2025-08-21
出願番号2024018214
出願日2024-02-08
発明の名称半導体装置
出願人富士電機株式会社
代理人個人
主分類H10D 30/66 20250101AFI20250814BHJP()
要約【課題】ソースリング部への電流集中を抑制しIFSM耐量を向上させることができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の半導体基板1、2上に、主電流が流れる活性領域40と、活性領域40の周囲を囲む終端領域42と、活性領域40と終端領域42との間の遷移領域41と、を備える。活性領域40の半導体基板1、2のおもて面側に、第2導電型の第1半導体領域6、8に接続されたおもて面電極12を有し、遷移領域41におもて面電極14と電気的に接続され、電流を引き抜くための第1導電型の第2半導体領域7に接続されたソースリング25を有し、おもて面電極12がソースリング25と接続されるソースリング接続部28を有し、ソースリング25の半導体基板1、2側には、第2半導体領域7が設けられ、ソースリング接続部28では、ソースリング25が複数設けられている。
【選択図】図3
特許請求の範囲【請求項１】
第１導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の遷移領域と、を備え、
前記活性領域の前記半導体基板のおもて面側に、第２導電型の第１半導体領域に接続されたおもて面電極を有し、
前記遷移領域に前記おもて面電極と電気的に接続され、電流を引き抜くための第１導電型の第２半導体領域に接続されたソースリングを有し、
前記おもて面電極が前記ソースリングと接続されるソースリング接続部を有し、
前記ソースリングの前記半導体基板側には、前記第２半導体領域が設けられ、
前記ソースリング接続部では、前記ソースリングが複数設けられていることを特徴とする半導体装置。
続きを表示（約 600 文字）【請求項２】
前記ソースリング接続部での前記ソースリングは、２本以上７本以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の遷移領域と、を備え、
前記活性領域の前記半導体基板のおもて面側に、第２導電型の第１半導体領域に接続されたおもて面電極を有し、
前記遷移領域に前記おもて面電極と電気的に接続され、電流を引き抜くための第１導電型の第２半導体領域に接続されたソースリングを有し、
前記おもて面電極が前記ソースリングと接続されるソースリング接続部を有し、
前記ソースリングの前記半導体基板側には、前記第２半導体領域が設けられ、
前記ソースリング接続部での前記ソースリングの幅は、前記ソースリング接続部以外での前記ソースリングの幅よりも広いことを特徴とする半導体装置。
【請求項４】
前記ソースリング接続部での前記ソースリングの幅は、前記遷移領域の幅の９４％以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記第１半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度より高いことを特徴とする請求項１～４のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この開示は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
従来、半導体装置の表面電極への悪影響を緩和するため、ドリフト層の上面の表層に形成される第１のウェル領域と、ゲート電極と、平面視において第１のウェル領域を囲む第２のウェル領域と、層間絶縁膜と層間絶縁膜から露出するゲート電極とを覆うゲート部とを備え、ゲート電極の外側端部は、ゲート部の外側端部よりも第１のウェル領域から遠く、かつ、第２のウェル領域の外側端部よりも第１のウェル領域から近い半導体装置が公知である（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２１／００５８２１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、ＩＦＳＭ（定格順サージ電流：ｒａｔｅｄｆｏｒｗａｒｄｓｕｒｇｅｃｕｒｒｅｎｔ）試験時にソースリング部に電流が集中しＩＦＳＭ耐量が低下するという課題があった。この開示は、ソースリング部への電流集中を抑制しＩＦＳＭ耐量を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の遷移領域と、を備える。前記活性領域の前記半導体基板のおもて面側に、第２導電型の第１半導体領域に接続されたおもて面電極を有し、前記遷移領域に前記おもて面電極と電気的に接続され、電流を引き抜くための第１導電型の第２半導体領域に接続されたソースリングを有し、前記おもて面電極が前記ソースリングと接続されるソースリング接続部を有し、前記ソースリングの前記半導体基板側には、前記第２半導体領域が設けられ、前記ソースリング接続部では、前記ソースリングが複数設けられている。
【０００６】
上述した開示によれば、ソースリングの下側を第１導電型の第２半導体領域とすることで、第２導電型の第１半導体領域からソースリングへ電流を流すことを可能にし、ソースリングから第１半導体領域へ電流が流れることを防止することができる。このため、ＩＦＳＭ試験時に温度上昇により抵抗が増加したとしても、ソースリングから第１半導体領域に電流が流れることを防止でき、ソースリング接続部に電流が集中することを防げ、ＩＦＳＭ耐量を向上することができる。また、ソースリングを複数本設けることにより、遷移領域に電流が流れた場合でも、電流を複数のソースリングに分散し、ソースリングから第２導電型の第１半導体領域へ電流が流れることを防止することができる。
【発明の効果】
【０００７】
本開示にかかる半導体装置によれば、ソースリング部への電流集中を抑制しＩＦＳＭ耐量を向上させることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
実施の形態１にかかる炭化珪素半導体装置の上面構造を示す平面図である。
実施の形態１にかかる炭化珪素半導体装置の上面構造を示す平面図である。
実施の形態１にかかる炭化珪素半導体装置の構造を示す図１のＹ－Ｙ’断面図である。
実施の形態１にかかる炭化珪素半導体装置の構造を示す図１のＸ－Ｘ’断面図である。
実施の形態２にかかる炭化珪素半導体装置の上面構造を示す平面図である。
実施の形態２にかかる炭化珪素半導体装置の上面構造を示す平面図である。
実施の形態２にかかる炭化珪素半導体装置の構造を示す図５のＹ－Ｙ’断面図である。
実施の形態２にかかる炭化珪素半導体装置の構造を示す図５のＸ－Ｘ’断面図である。
従来の炭化珪素半導体装置の構造を示す図１１のＹ－Ｙ’断面図である。
従来の炭化珪素半導体装置の構造を示す図１１のＸ－Ｘ’断面図である。
従来の炭化珪素半導体装置の上面構造を示す平面図である。
従来の炭化珪素半導体装置の上面電極構造を示す平面図である。
【発明を実施するための形態】
【０００９】
＜本開示の実施形態の概要＞
上述した課題を解決し、本開示の目的を達成するため、この開示にかかる半導体装置は、次の特徴を有する。第１導電型の半導体基板上に、主電流が流れる活性領域と、前記活性領域の周囲を囲む終端領域と、前記活性領域と前記終端領域との間の遷移領域と、を備える。前記活性領域の前記半導体基板のおもて面側に、第２導電型の第１半導体領域に接続されたおもて面電極を有し、前記遷移領域に前記おもて面電極と電気的に接続され、電流を引き抜くための第１導電型の第２半導体領域に接続されたソースリングを有し、前記おもて面電極が前記ソースリングと接続されるソースリング接続部を有し、前記ソースリングの前記半導体基板側には、前記第２半導体領域が設けられ、前記ソースリング接続部では、前記ソースリングが複数設けられている。
【００１０】
上述した開示によれば、ソースリングの下側を第１導電型の第２半導体領域とすることで、第２導電型の第１半導体領域からソースリングへ電流を流すことを可能にし、ソースリングから第１半導体領域へ電流が流れることを防止することができる。このため、ＩＦＳＭ試験時に温度上昇により抵抗が増加したとしても、ソースリングから第１半導体領域に電流が流れることを防止でき、ソースリング接続部に電流が集中することを防げ、ＩＦＳＭ耐量を向上することができる。また、ソースリングを複数本設けることにより、遷移領域に電流が流れた場合でも、電流を複数のソースリングに分散し、ソースリングから第２導電型の第１半導体領域へ電流が流れることを防止することができる。
（【００１１】以降は省略されています）

関連特許