特許ウォッチ

公開番号2025140921
公報種別公開特許公報(A)
公開日2025-09-29
出願番号2024040573
出願日2024-03-14
発明の名称半導体装置
出願人富士電機株式会社
代理人個人
主分類H10D 8/60 20250101AFI20250919BHJP()
要約【課題】半導体材料とオーミックメタルが直に接触しても、ショットキーダイオードのしきい値を下回る電圧から導通可能で、定格動作時の順方向損失を低減できる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型の半導体基板30と、半導体基板30の内部に設けられ、半導体基板の第1主面に露出された第1導電型領域12と、第1導電型領域12の表面領域に、第1導電型領域12に接して選択的に設けられた第2導電型領域13と、第2導電型領域にオーミック接合するシリサイド膜33と、シリサイド膜33に接し、かつ第1導電型領域12とショットキー接合する電極14と、を備える。シリサイド膜33は第1導電型領域12と接する接触領域37を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、
前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、
前記第２導電型領域にオーミック接合するシリサイド膜と、
前記シリサイド膜に接し、かつ前記第１導電型領域とショットキー接合する電極と、
を備え、
前記シリサイド膜は前記第１導電型領域と接する接触領域を有することを特徴とする半導体装置。
続きを表示（約 590 文字）【請求項２】
前記接触領域は、平面視において、前記第２導電型領域から０．５μｍ以内であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記接触領域は、前記第２導電型領域に挟まれることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記接触領域を挟む複数の前記第２導電型領域の間隔は１μｍ以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記シリサイド膜は、Ｎｉ、Ｔｉ、Ａｌのいずれかを含むことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記第２導電型領域と前記接触領域は交互に設けられ、全体としてストライプ状となることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記ストライプ間の前記第２導電型領域の間隔は、１．０μｍ以上５．０μｍ以下であることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記接触領域は、３Ｃ－ＳｉＣ構造を含むことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記半導体基板の裏面に裏面電極を有することを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記半導体基板は、ＳｉＣまたはＧａＮであることを特徴とする請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
従来、ＳｉＣエピタキシャル層の表面に接するように、アノード電極をショットキー接合させることで、逆方向リーク電流および閾値電圧を低減する半導体装置が提案されている（例えば、下記特許文献１参照）。また、リン（Ｐ）をイオン注入することで、その部分をアモルファス層にし、熱処理することで、アモルファス層を立方晶単結晶のｎ型炭化珪素に再結晶化させることで電極と炭化珪素との間にオーミックコンタクトを実現することが提案されている（例えば、下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－３０６１８号公報
特開２００９－４９１９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、オーミックメタルを使用したダイオードチップを製造する際、パーティクル等の原因でオーミックメタル直下のｐ型半導体領域の形成が上手くいかなく、半導体材料とオーミックメタルが直に接触し、逆電圧印加時に大きな漏れ電流が流れる不良チップが形成される場合がある。
【０００５】
本開示は、上述した従来技術による問題点を解消するため、半導体材料とオーミックメタルが直に接触しても、ショットキーダイオードのしきい値を下回る電圧から導通可能で、定格動作時の順方向損失を低減できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の半導体基板と、前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、前記第２導電型領域にオーミック接合するシリサイド膜と、前記シリサイド膜に接し、かつ前記第１導電型領域とショットキー接合する電極と、を備える。前記シリサイド膜は前記第１導電型領域と接する接触領域を有する。
【０００７】
上述した開示によれば、第２導電型領域（ｐ
+
型領域）を欠損させている。欠損部では、第１導電型領域（ｎ
-
型ドリフト領域）とシリサイド膜（オーミックメタル）との接触領域はショットキーバリアが無いため、順方向印加電圧ＶＦのしきい値が無くなり、低ＶＦ領域から動作可能になる。さらに、空乏層が第１導電型領域（ｎ
-
型ドリフト領域）とシリサイド膜の接触領域からの漏れ電流を遮断し、不良チップとなることがない。
【発明の効果】
【０００８】
本開示にかかる半導体装置によれば、半導体材料とオーミックメタルが直に接触しても、ショットキーダイオードのしきい値を下回る電圧から導通可能で、定格動作時の順方向損失を低減できるという効果を奏する。
【図面の簡単な説明】
【０００９】
実施の形態にかかる半導体装置の構造を示す断面図である。
実施の形態にかかる半導体装置の図１の領域Ｓの構造を示す斜視図である。
活性領域のｐ
+
型領域の欠損幅と逆電圧印加時の動作を示す断面図である（その１）。
活性領域のｐ
+
型領域の欠損幅と逆電圧印加時の動作を示す断面図である（その２）。
活性領域のｐ
+
型領域の欠損幅と良品率との関係を示すグラフである。
実施の形態にかかる半導体装置の構造を示す平面図である。
実施の形態にかかる半導体装置の他の構造を示す平面図である。
実施の形態にかかる半導体装置の他の構造を示す平面図である。
実施の形態にかかる半導体装置の他の構造を示す平面図である。
従来の半導体装置の構造を示す断面図である。
従来の半導体装置のオーミックメタルを有する図９の領域Ｓの構造を示す斜視図である。
【発明を実施するための形態】
【００１０】
＜本開示の実施形態の概要＞
上述した課題を解決し、本開示の目的を達成するため、本開示にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の半導体基板と、前記半導体基板の内部に設けられ、前記半導体基板の第１主面に露出された第１導電型領域と、前記第１導電型領域の表面領域に、前記第１導電型領域に接して選択的に設けられた第２導電型領域と、前記第２導電型領域にオーミック接合するシリサイド膜と、前記シリサイド膜に接し、かつ前記第１導電型領域とショットキー接合する電極と、を備える。前記シリサイド膜は前記第１導電型領域と接する接触領域を有する。
（【００１１】以降は省略されています）

関連特許