特許ウォッチ

公開番号2025158774
公報種別公開特許公報(A)
公開日2025-10-17
出願番号2024061645
出願日2024-04-05
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20251009BHJP()
要約【課題】オン抵抗をさらに低減することが可能な物半導体装置を提供する。
【解決手段】半導体装置は、ゲート電極と、第1導電型のコンタクト領域と、超接合構造のドリフト層と、を備える。ドリフト層は、第1方向に延設された第1導電型の第1コラム層と第2導電型の第2コラム層とが第2方向に交互に並ぶ第1ストライプパターンを有する。ゲート電極は、第2方向に延設された複数のトレンチゲートが第1方向に並ぶ第2ストライプパターンを有する。第1ストライプパターンと第2ストライプパターンは平面視で交差している。第1コラム層又は第2コラム層の繰り返しの周期を第1周期とし、トレンチゲートの繰り返しの周期を第2周期とすると、第2周期は第1周期よりも短い。コンタクト領域は、第1コラム層よりも第1導電型の濃度が高く、第1コラム層よりも第2方向の幅が広い。
【選択図】図8
特許請求の範囲【請求項１】
半導体層と、
前記半導体層の第１面側に設けられたゲート電極と、
前記半導体層に設けられた第１導電型のコンタクト領域と、
前記半導体層に設けられた超接合構造のドリフト層と、を備え、
前記ドリフト層は、
第１方向に延設された第１導電型の第１コラム層と、前記第１方向に延設された第２導電型の第２コラム層とをそれぞれ複数含み、前記第１コラム層と前記第２コラム層とが前記第１方向と交差する第２方向に交互に並ぶ第１ストライプパターンを有し、
前記ゲート電極は、
前記第２方向に延設された複数のトレンチゲートを含み、前記複数のトレンチゲートが前記第１方向に並ぶ第２ストライプパターンを有し、
前記第１ストライプパターンと前記第２ストライプパターンは平面視で交差しており、
前記第１ストライプパターンの前記第２方向における前記第１コラム層又は前記第２コラム層の繰り返しの周期を第１周期とし、前記第２ストライプパターンの前記第１方向における前記トレンチゲートの繰り返しの周期を第２周期とすると、前記第２周期は前記第１周期よりも短く、
前記コンタクト領域は、前記第１コラム層よりも第１導電型の濃度が高く、前記第１コラム層よりも前記第２方向の幅が広い、半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記ドリフト層は、
前記半導体層に設けられ、前記コンタクト領域下に位置する第３コラム層をさらに有し、
前記第３コラム層の導電型は、前記第１コラム層よりも低濃度の第１導電型、又は前記第２コラム層よりも低濃度の第２導電型であり、
前記第３コラム層は、前記第１方向に延設されており、前記第１コラム層よりも前記第２方向の幅が広い、請求項１に記載の半導体装置。
【請求項３】
半導体層と、
前記半導体層の第１面側に設けられたゲート電極と、
前記半導体層に設けられた第１導電型のコンタクト領域と、
前記半導体層に設けられた超接合構造のドリフト層と、を備え、
前記ドリフト層は、
第１方向に延設された第１導電型の第１コラム層と、前記第１方向に延設された第２導電型の第２コラム層とをそれぞれ複数含み、前記第１コラム層と前記第２コラム層とが前記第１方向と交差する第２方向に交互に並ぶ第１ストライプパターンを有し、
前記ゲート電極は、
前記第２方向に延設された複数のトレンチゲートを含み、前記複数のトレンチゲートが前記第１方向に並ぶ第２ストライプパターンを有し、
前記第１ストライプパターンと前記第２ストライプパターンは平面視で交差しており、
前記第１ストライプパターンの前記第２方向における前記第１コラム層又は前記第２コラム層の繰り返しの周期を第１周期とし、前記第２ストライプパターンの前記第１方向における前記トレンチゲートの繰り返しの周期を第２周期とすると、前記第２周期は前記第１周期よりも短く、
前記コンタクト領域は、前記第１コラム層よりも第１導電型の濃度が高く、
前記ドリフト層は、
前記半導体層に設けられ、前記コンタクト領域下に位置する第３コラム層をさらに有し、
前記第３コラム層の導電型は、前記第１コラム層よりも低濃度の第１導電型、又は前記第２コラム層よりも低濃度の第２導電型であり、
前記第３コラム層は、前記第１方向に延設されており、前記第１コラム層よりも前記第２方向の幅が広い、半導体装置。
【請求項４】
前記コンタクト領域は、
前記第１方向に延設されており、前記トレンチゲートの前記第２方向における端部の近傍に設けられている、請求項１又は３に記載の半導体装置。
【請求項５】
前記半導体層に設けられ、前記第１コラム層よりも第１導電型の濃度が高い第１導電型の高濃度層をさらに備え、
前記高濃度層は、
前記第１方向で隣り合う一方の前記トレンチゲートと他方の前記トレンチゲートとの間に位置し、当該間の位置から前記第１コラム層を介して前記トレンチゲートの下方まで延出している、請求項１又は３に記載の半導体装置。
【請求項６】
前記高濃度層は、前記コンタクト領域に接続している、請求項５に記載の半導体装置。
【請求項７】
前記高濃度層は、前記第１コラム層に接続している、請求項５に記載の半導体装置。
【請求項８】
前記半導体層に設けられ、前記第１方向で隣り合う一方の前記トレンチゲートと他方の前記トレンチゲートとの間に位置するチャネルセルをさらに備え、
前記チャネルセルは、
第１導電型のウェル領域と、前記ウェル領域と接する第２導電型のソース領域とを有する、請求項１又は３に記載の半導体装置。
【請求項９】
前記半導体層に設けられ、前記ソース領域を前記チャネルセルの外側に引き出す第２導電型のソース引き出し領域をさらに備え、
前記ソース引き出し領域は前記コンタクト領域に接している、請求項８に記載の半導体装置。
【請求項１０】
前記半導体層の第１主面側に設けられたソース電極と、をさらに有し、
前記ソース電極は、前記ソース引き出し領域と前記コンタクト領域とに接している、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
半導体基板の第１の主面側から第２の主面側へ向かって延びる第１導電型半導体よりなる複数のドリフト層と、それと同様に延びる第２導電型半導体よりなる複数の仕切り領域とを、それらの延びる方向に交差する方向に交互に繰り返し接合した構成の並列ｐｎ接合層を有し、該並列ｐｎ接合層がオン状態のときに電流を流し、オフ状態のときには空乏化する、超接合半導体素子が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－７６３３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
超接合（ＳｕｐｅｒＪｕｎｃｔｉｏｎ；以下、ＳＪともいう）構造を有する半導体装置において、オン抵抗のさらなる低減が望まれる。
【０００５】
本開示は上記課題に着目してなされたものであって、オン抵抗をさらに低減することが可能な物半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本開示の一態様に係る半導体装置は、半導体層と、前記半導体層の第１面側に設けられたゲート電極と、前記半導体層に設けられた第１導電型のコンタクト領域と、前記半導体層に設けられた超接合構造のドリフト層と、を備える。前記ドリフト層は、第１方向に延設された第１導電型の第１コラム層と、前記第１方向に延設された第２導電型の第２コラム層とをそれぞれ複数含み、前記第１コラム層と前記第２コラム層とが前記第１方向と交差する第２方向に交互に並ぶ第１ストライプパターンを有する。前記ゲート電極は、前記第２方向に延設された複数のトレンチゲートを含み、前記複数のトレンチゲートが前記第１方向に並ぶ第２ストライプパターンを有する。前記第１ストライプパターンと前記第２ストライプパターンは平面視で交差している。前記第１ストライプパターンの前記第２方向における前記第１コラム層又は前記第２コラム層の繰り返しの周期を第１周期とし、前記第２ストライプパターンの前記第１方向における前記トレンチゲートの繰り返しの周期を第２周期とすると、前記第２周期は前記第１周期よりも短い。前記コンタクト領域は、前記第１コラム層よりも第１導電型の濃度が高く、前記第１コラム層よりも前記第２方向の幅が広い。
【０００７】
本開示の別の態様に係る半導体装置は、半導体層と、前記半導体層の第１面側に設けられたゲート電極と、前記半導体層に設けられた第１導電型のコンタクト領域と、前記半導体層に設けられた超接合構造のドリフト層と、を備える。前記ドリフト層は、第１方向に延設された第１導電型の第１コラム層と、前記第１方向に延設された第２導電型の第２コラム層とをそれぞれ複数含み、前記第１コラム層と前記第２コラム層とが前記第１方向と交差する第２方向に交互に並ぶ第１ストライプパターンを有する。前記ゲート電極は、前記第２方向に延設された複数のトレンチゲートを含み、前記複数のトレンチゲートが前記第１方向に並ぶ第２ストライプパターンを有する。前記第１ストライプパターンと前記第２ストライプパターンは平面視で交差している。前記第１ストライプパターンの前記第２方向における前記第１コラム層又は前記第２コラム層の繰り返しの周期を第１周期とし、前記第２ストライプパターンの前記第１方向における前記トレンチゲートの繰り返しの周期を第２周期とすると、前記第２周期は前記第１周期よりも短い。前記コンタクト領域は、前記第１コラム層よりも第１導電型の濃度が高い。前記ドリフト層は、前記半導体層に設けられ、前記コンタクト領域下に位置する第３コラム層をさらに有する。前記第３コラム層の導電型は、前記第１コラム層よりも低濃度の第１導電型、又は前記第２コラム層よりも低濃度の第２導電型である。前記第３コラム層は、前記第１方向に延設されており、前記第１コラム層よりも前記第２方向の幅が広い。
【発明の効果】
【０００８】
本開示によれば、オン抵抗をさらに低減することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【０００９】
図１は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す平面図である。
図２は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す平面図である。
図３は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す平面図である。
図４は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図５は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図６は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図７は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図８は、本開示の実施形態１に係る絶縁ゲート半導体装置の構成例を示す斜視図である。
図９は、本開示の実施形態１の変形例に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図１０は、本開示の実施形態１の変形例に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図１１は、本開示の実施形態２に係る絶縁ゲート半導体装置の構成例を示す平面図である。
図１２は、本開示の実施形態２に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図１３は、本開示の実施形態２に係る絶縁ゲート半導体装置の構成例を示す断面図である。
図１４は、本開示者が行った実験結果であり、トレンチピッチとオン抵抗ＲｏｎＡとの関係を示すグラフである。
図１５は、図１４のグラフを基に作成したグラフであり、トレンチピッチと、ＲｏｎＡのｎｏｎ－ＳＪからの低減率との関係を示すグラフである。
【発明を実施するための形態】
【００１０】
以下に本開示の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
（【００１１】以降は省略されています）

関連特許