特許ウォッチ

公開番号2025165366
公報種別公開特許公報(A)
公開日2025-11-04
出願番号2025014408
出願日2025-01-30
発明の名称制御回路および電源装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H02M 3/155 20060101AFI20251027BHJP(電力の発電,変換,配電)
要約【課題】入力電流の波形の乱れを抑制する。
【解決手段】第1電流を制御する第1スイッチング素子と、第2電流を制御する第2スイッチング素子とを備える電源回路に対して、前記第1スイッチング素子および前記第2スイッチング素子のスイッチング動作を制御する制御回路であって、前記第1電流および前記第2電流の位相差を示す位相差信号を生成する位相検出回路と、前記位相差信号、および、前記第2スイッチング素子のオン期間の長さに基づいて、前記第1スイッチング素子が動作する第1位相を基準として前記第2スイッチング素子が動作する第2位相を補正する位相補正回路とを備える制御回路を提供する。
【選択図】図6
特許請求の範囲【請求項１】
第１インダクタに流れる第１電流を制御する第１スイッチング素子と、前記第１インダクタと並列に設けられた第２インダクタに流れる第２電流を制御する第２スイッチング素子とを備え、前記第１電流に応じた電流と、前記第２電流に応じた電流との和電流を出力する電源回路に対して、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作を制御する制御回路であって、
前記第１電流および前記第２電流の位相差を示す位相差信号を生成する位相検出回路と、
前記位相差信号、および、前記第２スイッチング素子のオン期間の長さに基づいて、前記第１スイッチング素子が動作する第１位相を基準として前記第２スイッチング素子が動作する第２位相を補正する位相補正回路と
を備える制御回路。
続きを表示（約 1,100 文字）【請求項２】
前記位相補正回路は、
前記第２スイッチング素子のオン期間の長さを検出するオン幅検出回路と、
前記オン幅検出回路が検出した前記オン期間の長さと、前記位相差信号とに応じたオン幅調整量で、前記第２スイッチング素子のオン期間の長さを調整するオン幅調整回路と
を有する請求項１に記載の制御回路。
【請求項３】
前記オン幅調整回路は、前記オン期間が長いほど前記オン幅調整量を大きくする
請求項２に記載の制御回路。
【請求項４】
前記オン幅調整回路は、前記位相差信号で示される前記位相差の大きさに応じた補正基準値に、前記オン期間が長いほど大きいゲインを乗じて前記オン幅調整量を算出する
請求項３に記載の制御回路。
【請求項５】
前記オン幅調整回路は、前記オン期間の長さに応じて、前記オン幅調整量の上限値および下限値の少なくとも一方を算出し、
算出した前記上限値および前記下限値により定まる範囲内で、前記オン幅調整量を算出する
請求項３に記載の制御回路。
【請求項６】
前記オン幅調整量は、最小設定値の整数倍に設定可能であり、
前記オン幅調整回路は、前記オン期間の長さが、設定された基準値より小さい場合に、前記オン期間を前記最小設定値の前記オン幅調整量で調整する
請求項３に記載の制御回路。
【請求項７】
前記オン幅調整量は、最小設定値の整数倍に設定可能であり、
前記オン幅調整回路は、時間軸において前回の調整と同じ方向に前記オン期間を調整する場合に、前記前回の調整に用いた前記オン幅調整量の符号を維持しつつ、前記オン幅調整量の絶対値に前記最小設定値を加算する
請求項２に記載の制御回路。
【請求項８】
前記オン幅調整回路は、前記時間軸において前記前回の調整と逆の方向に前記オン期間を調整する場合に、前記前回の調整に用いた前記オン幅調整量の符号を反転しつつ、前記オン幅調整量の絶対値を前記最小設定値にリセットする
請求項７に記載の制御回路。
【請求項９】
前記位相検出回路は、前記第１スイッチング素子のスイッチングを制御する第１制御信号と、前記第２スイッチング素子のスイッチングを制御する第２制御信号との位相差を検出して、前記位相差信号を生成する
請求項１から８のいずれか一項に記載の制御回路。
【請求項１０】
前記第１スイッチング素子および前記第２スイッチング素子は、電流臨界モードで動作する
請求項１から８のいずれか一項に記載の制御回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、制御回路および電源装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
臨界モードで動作する力率改善回路（以下、ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ）回路と称する。）は、インダクタに流れるインダクタ電流のピーク値の波形を、交流電圧を整流した整流電圧と相似形にして、電源の力率を改善する。この際、複数系統のＰＦＣ回路をインタリーブ動作させることがある（例えば、特許文献１～７、及び非特許文献１）。
特許文献１特開２０２２－０４１９１２号公報
特許文献２国際公開第２００８／０３２７６８号
特許文献３特開２０１０－１１９２８５号公報
特許文献４国際公開第２０１１／１２２１７２号
特許文献５特開２０１６－０８６４６３号公報
特許文献６特開２０１１－２２９３６４号公報
特許文献７特開２０１０－０１６９７３号公報
非特許文献１電子デバイス事業部応用技術部，"ＭＨ２５０１ＳＣ／ＭＨ２５１１ＳＣアプリケーションノートＶｅｒ．３．０"，新電元株式会社，２０２０年１１月１１日、図８，９，波形２、ｐ．９－１０，ｐ．２０
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＰＦＣ回路等の制御回路においては、入力電流の波形の乱れが小さいことが好ましい。
【課題を解決するための手段】
【０００４】
本発明の一つの態様においては、第１インダクタに流れる第１電流を制御する第１スイッチング素子と、前記第１インダクタと並列に設けられた第２インダクタに流れる第２電流を制御する第２スイッチング素子とを備え、前記第１電流に応じた電流と、前記第２電流に応じた電流との和電流を出力する電源回路に対して、前記第１スイッチング素子および前記第２スイッチング素子のスイッチング動作を制御する制御回路を提供する。上記制御回路は、前記第１電流および前記第２電流の位相差を示す位相差信号を生成する位相検出回路を備えてよい。上記制御回路は、前記位相差信号、および、前記第２スイッチング素子のオン期間の長さに基づいて、前記第１スイッチング素子が動作する第１位相を基準として前記第２スイッチング素子が動作する第２位相を補正する位相補正回路を備えてよい。
【０００５】
上記いずれかの制御回路において、前記位相補正回路は、前記第２スイッチング素子のオン期間の長さを検出するオン幅検出回路を有してよい。上記いずれかの制御回路において、前記位相補正回路は、前記オン幅検出回路が検出した前記オン期間の長さと、前記位相差信号とに応じたオン幅調整量で、前記第２スイッチング素子のオン期間の長さを調整するオン幅調整回路を有してよい。
【０００６】
上記いずれかの制御回路において、前記オン幅調整回路は、前記オン期間が長いほど前記オン幅調整量を大きくしてよい。
【０００７】
上記いずれかの制御回路において、前記オン幅調整回路は、前記位相差信号で示される前記位相差の大きさに応じた補正基準値に、前記オン期間が長いほど大きいゲインを乗じて前記オン幅調整量を算出してよい。
【０００８】
上記いずれかの制御回路において、前記オン幅調整回路は、前記オン期間の長さに応じて、前記オン幅調整量の上限値および下限値の少なくとも一方を算出してよい。上記いずれかの制御回路において、前記オン幅調整回路は、算出した前記上限値および前記下限値により定まる範囲内で、前記オン幅調整量を算出してよい。
【０００９】
上記いずれかの制御回路において、前記オン幅調整量は、最小設定値の整数倍に設定可能であってよい。上記いずれかの制御回路において、前記オン幅調整回路は、前記オン期間の長さが、設定された基準値より小さい場合に、前記オン期間を前記最小設定値の前記オン幅調整量で調整してよい。
【００１０】
上記いずれかの制御回路において、前記オン幅調整量は、最小設定値の整数倍に設定可能であってよい。上記いずれかの制御回路において、前記オン幅調整回路は、時間軸において前回の調整と同じ方向に前記オン期間を調整する場合に、前記前回の調整に用いた前記オン幅調整量の符号を維持しつつ、前記オン幅調整量の絶対値に前記最小設定値を加算してよい。
（【００１１】以降は省略されています）

関連特許