TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025121074
公報種別公開特許公報(A)
公開日2025-08-19
出願番号2024016273
出願日2024-02-06
発明の名称窒化物半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H10D 30/47 20250101AFI20250812BHJP()
要約【課題】低オン抵抗化を図ること。
【解決手段】窒化物半導体装置10Aは、半導体基板32の第1基板面32Aに配置され、トランジスタが形成された素子領域A1と、素子領域A1を囲む周辺領域A2と、を含む窒化物半導体層34と、窒化物半導体層34の上に配置された第1絶縁層36と、半導体基板32の第2基板面32Bに配置された第2絶縁層38と、を備えたチップ20Aを含む。チップ20Aは、平面視で、第1絶縁層36の表面36Aに周辺領域A2と重なる位置に配置された第1パッド60と、第2絶縁層38の表面38Aに第1パッド60と重なる位置に配置された第2パッド70と、第1パッド60および第2パッド70と重なる位置に配置された貫通孔40内に配置され、第1パッド60と第2パッド70とを電気的に接続する貫通配線50と、を含む。
【選択図】図3
特許請求の範囲【請求項1】
第1基板面、および前記第1基板面と反対側の第2基板面を含む半導体基板と、
前記第1基板面に配置され、トランジスタが形成された素子領域と、前記素子領域を囲む周辺領域と、を含む窒化物半導体層と、
前記窒化物半導体層の上に配置された第1絶縁層と、
前記第2基板面に配置された第2絶縁層と、
を備えたチップを含み、
前記チップは、
前記第1絶縁層の表面に、平面視で前記周辺領域と重なる位置に配置された第1パッドと、
前記第2絶縁層の表面に、平面視で前記第1パッドと重なる位置に配置された第2パッドと、
平面視において前記第1パッドおよび前記第2パッドと重なる位置に配置され、前記第1絶縁層、前記窒化物半導体層、前記半導体基板、および前記第2絶縁層を貫通する貫通孔と、
前記貫通孔内に配置され、前記第1パッドと前記第2パッドとを電気的に接続する貫通配線と、
を含む、窒化物半導体装置。
続きを表示(約 1,600 文字)【請求項2】
前記第1パッドは、前記トランジスタと電気的に接続され、前記第1絶縁層の表面において互いに離隔して配置された第1ゲートパッドと第1ソースパッドと第1ドレインパッドとを含み、
前記第2パッドは、前記第2絶縁層の表面において互いに離隔して配置された第2ゲートパッドと第2ソースパッドと第2ドレインパッドとを含み、
前記第2ゲートパッドは、前記第1ゲートパッドと重なる位置に配置され、
前記第2ソースパッドは、前記第1ソースパッドと重なる位置に配置され、
前記第2ドレインパッドは、前記第1ドレインパッドと重なる位置に配置され、
前記貫通孔は、
前記第1ゲートパッドおよび前記第2ゲートパッドと重なる位置に配置されたゲート貫通孔と、
前記第1ソースパッドおよび前記第2ソースパッドと重なる位置に配置されたソース貫通孔と、
前記第1ドレインパッドおよび前記第2ドレインパッドと重なる位置に配置されたドレイン貫通孔と、を含み、
前記貫通配線は、
前記ゲート貫通孔内に配置され、前記第1ゲートパッドと前記第2ゲートパッドとを電気的に接続するゲート貫通配線と、
前記ソース貫通孔内に配置され、前記第1ソースパッドと前記第2ソースパッドとを電気的に接続するソース貫通配線と、
前記ドレイン貫通孔内に配置され、前記第1ドレインパッドと前記第2ドレインパッドとを電気的に接続するドレイン貫通配線と、を含む、
請求項1に記載の窒化物半導体装置。
【請求項3】
前記ゲート貫通孔および前記ドレイン貫通孔の内面には絶縁膜が設けられ、
前記ゲート貫通配線は、前記ゲート貫通孔の前記絶縁膜により囲まれており、
前記ドレイン貫通配線は、前記ドレイン貫通孔の前記絶縁膜により囲まれている、
請求項2に記載の窒化物半導体装置。
【請求項4】
前記ソース貫通配線は、前記ソース貫通孔の内面に接している、
請求項2に記載の窒化物半導体装置。
【請求項5】
前記ソース貫通孔の内面には絶縁膜が設けられ、
前記ソース貫通配線は、前記ソース貫通孔の前記絶縁膜により囲まれている、
請求項2に記載の窒化物半導体装置。
【請求項6】
平面視で前記周辺領域に配置され、前記窒化物半導体層を貫通して前記半導体基板に達するビアホールと、
前記ビアホール内に埋め込まれ、前記第1ソースパッドと前記半導体基板とを電気的に接続する基板接続配線と、
を含む、
請求項5に記載の窒化物半導体装置。
【請求項7】
前記ビアホールの内面には絶縁膜が設けられ、
前記基板接続配線は、前記ビアホールの前記絶縁膜により囲まれている、
請求項6に記載の窒化物半導体装置。
【請求項8】
前記ビアホールは、平面視で前記第1ソースパッドと重なる位置に配置されている、
請求項6に記載の窒化物半導体装置。
【請求項9】
平面視で、前記第1ソースパッドおよび前記第1ドレインパッドは、第1方向において前記素子領域を挟むように配置されており、
前記ソース貫通配線及び前記ドレイン貫通配線は、前記第1方向において前記素子領域を挟むように配置されている、
請求項2に記載の窒化物半導体装置。
【請求項10】
平面視で、前記第1ゲートパッドは、前記第1ソースパッドおよび前記第1ドレインパッドの少なくとも一方と隣り合って配置されている、
請求項2に記載の窒化物半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、窒化物半導体装置に関するものである。
続きを表示(約 2,100 文字)【背景技術】
【0002】
現在、窒化ガリウム(GaN)等のIII族窒化物半導体(以下、単に「窒化物半導体」と言う場合がある)を用いた高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)の製品化が進んでいる。特許文献1は、窒化物半導体装置の一例を開示している。
【先行技術文献】
【特許文献】
【0003】
特開2017-73506号公報
【0004】
[概要]
ところで、窒化物半導体装置において、オン抵抗の低減が望まれる場合がある。
【0005】
本開示の一態様である窒化物半導体装置は、第1基板面、および前記第1基板面と反対側の第2基板面を含む半導体基板と、前記第1基板面に配置され、トランジスタが形成された素子領域と、前記素子領域を囲む周辺領域と、を含む窒化物半導体層と、前記窒化物半導体層の上に配置された第1絶縁層と、前記第2基板面に配置された第2絶縁層と、を備えたチップを含み、前記チップは、前記第1絶縁層の表面に、平面視で前記周辺領域と重なる位置に配置された第1パッドと、前記第2絶縁層の表面に、平面視で前記第1パッドと重なる位置に配置された第2パッドと、平面視において前記第1パッドおよび前記第2パッドと重なる位置に配置され、前記第1絶縁層、前記窒化物半導体層、前記半導体基板、および前記第2絶縁層を貫通する貫通孔と、前記貫通孔内に配置され、前記第1パッドと前記第2パッドとを電気的に接続する貫通配線と、を含む。
【図面の簡単な説明】
【0006】
図1は、第1実施形態にかかる例示的な窒化物半導体装置の概略平面図である。
図2は、図1の窒化物半導体装置を装置上面から視た概略平面図である。
図3は、図1のF3-F3線に沿った概略断面図である。
図4は、図1のF4-F4線に沿った概略断面図である。
図5は、図1のF5-F5線に沿った概略断面図である。
図6は、図1のF6-F6線に沿った概略断面図である。
図7は、図1のF7領域の窒化物半導体装置の部分の拡大図である。
図8は、図7のF8領域の窒化物半導体装置の部分の拡大図である。
図9は、図8のF9-F9線に沿った概略断面図である。
図10は、図8のF10-F10線に沿った概略断面図である。
図11は、図1のチップを複数含む窒化物半導体装置を示す概略側面図である。
図12は、図11の窒化物半導体装置の構成を説明するための説明図である。
図13は、第2実施形態にかかる例示的な窒化物半導体装置の概略平面図である。
図14は、図13の窒化物半導体装置を実装面から視た概略平面図である。
図15は、図13のF15-F15線に沿った概略断面図である。
図16は、図13のF16-F16線に沿った概略断面図である。
図17は、変更例の窒化物半導体装置の概略断面図である。
図18は、変更例の窒化物半導体装置の概略平面図である。
図19は、変更例の窒化物半導体装置の積層状体を示す概略側面図である。
【0007】
[詳細な説明]
以下、添付図面を参照して本開示の窒化物半導体装置のいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第1」、「第2」、「第3」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【0008】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0009】
本明細書において使用される「少なくとも1つ」という表現は、所望の選択肢の「1つ以上」を意味する。一例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が2つであれば「1つの選択肢のみ」または「2つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも1つ」という表現は、選択肢の数が3つ以上であれば「1つの選択肢のみ」または「2つ以上の任意の選択肢の組み合わせ」を意味する。
【0010】
(第1実施形態)
以下、図1から図12を参照して、第1実施形態にかかる例示的な窒化物半導体装置10Aを説明する。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

ローム株式会社
遅延回路
6日前
ローム株式会社
駆動回路
6日前
ローム株式会社
駆動回路
6日前
ローム株式会社
駆動回路
6日前
ローム株式会社
オペアンプ
18日前
ローム株式会社
半導体装置
2日前
ローム株式会社
オペアンプ
18日前
ローム株式会社
半導体装置
4日前
ローム株式会社
メモリ回路
16日前
ローム株式会社
電流センサ
5日前
ローム株式会社
オペアンプ
16日前
ローム株式会社
電源制御装置
19日前
ローム株式会社
差動増幅回路
6日前
ローム株式会社
オペアンプ回路
16日前
ローム株式会社
オペアンプ回路
16日前
ローム株式会社
半導体集積回路
9日前
ローム株式会社
オペアンプ回路
16日前
ローム株式会社
半導体記憶装置
17日前
ローム株式会社
半導体集積回路
4日前
ローム株式会社
窒化物半導体装置
5日前
ローム株式会社
半導体集積回路装置
9日前
ローム株式会社
A/Dコンバータ回路
10日前
ローム株式会社
駆動装置及び送受信装置
10日前
ローム株式会社
差動アンプおよび半導体装置
9日前
ローム株式会社
半導体素子及びその製造方法
9日前
ローム株式会社
コンパレータ回路、電源回路
6日前
ローム株式会社
信号伝達装置、電子機器、車両
11日前
ローム株式会社
電圧検出装置及び電圧検出方法
2日前
ローム株式会社
昇圧回路及び不揮発性メモリ装置
10日前
ローム株式会社
昇圧回路及び不揮発性メモリ装置
10日前
ローム株式会社
熱解析システムおよび熱解析方法
18日前
ローム株式会社
半導体装置、および半導体装置の製造方法
17日前
ローム株式会社
パラメータ設定装置及びパラメータ設定方法
9日前
ローム株式会社
信号伝達装置、電子機器、車両、パラメータ調整方法
10日前
ローム株式会社
MEMS振動子、MEMS共振器およびそれらの製造方法
5日前
ローム株式会社
半導体装置、半導体装置の設計方法および半導体装置の製造方法
4日前
続きを見る