特許ウォッチ

公開番号2025124421
公報種別公開特許公報(A)
公開日2025-08-26
出願番号2024020471
出願日2024-02-14
発明の名称スナバ回路
出願人ローム株式会社
代理人個人,個人,個人
主分類H02M 3/155 20060101AFI20250819BHJP(電力の発電,変換,配電)
要約【課題】ドレイン-ソース電圧のピーク電圧を抑制できるスナバ回路を提供する。
【解決手段】スナバ回路1は、スイッチング素子2,3と、スナバコンデンサ4,5と、スナバ抵抗6,7と、スナバダイオード8,9と、を備える。スナバダイオード8,9は、電圧を1V、周波数を1MHzとしたときの静電容量が100pF以上300pF以下であり、電圧を800V、周波数を1MHzとしたときの静電容量が10pF以上30pF以下である。
【選択図】図1

特許請求の範囲【請求項１】
動作電圧が６００Ｖ以上２０００Ｖ以下の回路に使用されるスナバ回路であって、
スイッチング素子と、
スナバコンデンサと、
スナバ抵抗と、
スナバダイオードと、を備え、
前記スナバダイオードは、
電圧を１Ｖ、周波数を１ＭＨｚとしたときの静電容量が１００ｐＦ以上３００ｐＦ以下であり、
電圧を８００Ｖ、周波数を１ＭＨｚとしたときの静電容量が１０ｐＦ以上３０ｐＦ以下である、スナバ回路。
続きを表示（約 690 文字）【請求項２】
前記スナバダイオードは、ＳｉＣ－ショットキーバリアダイオードである、請求項１に記載のスナバ回路。
【請求項３】
前記スイッチング素子は、ＳｉＣ－ＭＯＳＦＥＴである、請求項１又は２に記載のスナバ回路。
【請求項４】
前記スイッチング素子のスイッチング速度は、５Ｖ／ｎｓ以上２００Ｖ／ｎｓ以下である、請求項１又は２に記載のスナバ回路。
【請求項５】
前記スナバダイオードの定格電流値は、０．５Ａ以上５．０Ａ以下である、請求項１又は２に記載のスナバ回路。
【請求項６】
前記スナバコンデンサと前記スナバダイオードとは、電気的に直列に接続されており、
前記スナバ抵抗は、前記スナバダイオードと電気的に並列に接続されている、請求項１又は２に記載のスナバ回路。
【請求項７】
前記スナバコンデンサと前記スナバダイオードとは、電気的に直列に接続されており、
前記スナバ抵抗の一方端は、前記スナバコンデンサと前記スナバダイオードとの間に接続されており、
前記スナバ抵抗の他方端は、前記スイッチング素子に接続されている、請求項１又は２に記載のスナバ回路。
【請求項８】
前記スナバ抵抗は、第１スナバ抵抗及び第２スナバ抵抗を含み、
前記スナバコンデンサ、前記スナバダイオード及び前記第２スナバ抵抗は、電気的に直列に接続されており、
前記第１スナバ抵抗は、前記スナバコンデンサと電気的に並列に接続されている、請求項１又は２に記載のスナバ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、スナバ回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
スナバ回路は、スナバコンデンサと、スナバ抵抗と、を備える（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１６／０６７８３５号
【０００４】
［概要］
本開示は、ドレイン－ソース電圧のピーク電圧を抑制できるスナバ回路を提供する。
【０００５】
本開示のスナバ回路は、動作電圧が６００Ｖ以上２０００Ｖ以下の回路に使用されるスナバ回路であって、スイッチング素子と、スナバコンデンサと、スナバ抵抗と、スナバダイオードと、を備え、スナバダイオードは、電圧を１Ｖ、周波数を１ＭＨｚとしたときの静電容量が１００ｐＦ以上３００ｐＦ以下であり、電圧を８００Ｖ、周波数を１ＭＨｚとしたときの静電容量が１０ｐＦ以上３０ｐＦ以下である。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係るスナバ回路を示す図である。
図２は、スナバダイオードにおける逆電圧とキャパシタンスとの関係の一例を示すグラフである。
図３は、比較例及び実施例に係るスナバダイオードを用いた場合におけるドレイン－ソース電圧のピーク電圧を示す表である。
比較例及び実施例に係るスナバダイオードにおける時間とドレイン－ソース電圧との関係を示すグラフである。
図５は、比較例及び実施例に係るスナバダイオードのドレイン－ソース電圧のピーク電圧を示すグラフである。
比較例及び実施例に係るスナバダイオードにおける時間と電流との関係を示すグラフである。
図７は、第２実施形態に係るスナバ回路を示す図である。
図８は、他の実施形態に係るスナバ回路を示す図である。
図９は、他の実施形態に係るスナバ回路を示す図である。
図１０は、他の実施形態に係るスナバ回路を示す図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して、本開示の実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態に係るスナバ回路を示す図である。図１に示されるように、スナバ回路１は、第１スイッチング素子２と、第２スイッチング素子３と、第１スナバコンデンサ４と、第２スナバコンデンサ５と、第１スナバ抵抗６と、第２スナバ抵抗７と、第１スナバダイオード８と、第２スナバダイオード９と、を備える。本実施形態に係るスナバ回路１は、非放電型スナバ回路である。スナバ回路１は、動作電圧が６００Ｖ以上２０００Ｖ以下の回路に使用される。スナバ回路１は、例えば、スイッチング電源装置等に設けられ得る。
【０００９】
スナバ回路１は、ハイサイドに第１スイッチング素子２が接続されると共に、ローサイドに第２スイッチング素子３が接続されるブリッジ構成を有する。第１スイッチング素子２、第１スナバコンデンサ４、第１スナバ抵抗６及び第１スナバダイオード８は、ハイサイドの回路を構成している。第２スイッチング素子３、第２スナバコンデンサ５、第２スナバ抵抗７及び第２スナバダイオード９は、ローサイドの回路を構成している。第１スナバコンデンサ４、第２スナバコンデンサ５、第１スナバ抵抗６、第２スナバ抵抗７、第１スナバダイオード８及び第２スナバダイオード９は、スナバ回路１において、スナバ回路部１０を構成している。
【００１０】
第１スイッチング素子２及び第２スイッチング素子３のそれぞれは、ＳｉＣ－ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。本実施形態では、第１スイッチング素子２及び第２スイッチング素子３のそれぞれは、ＮチャネルのＳｉＣ－ＭＯＳＦＥＴである。第１スイッチング素子２及び第２スイッチング素子３のそれぞれのスイッチング速度は、５Ｖ／ｎｓ以上２００Ｖ／ｎｓ以下であり、４０Ｖ／ｎｓ以上であることが好ましい。
（【００１１】以降は省略されています）

関連特許