特許ウォッチ

公開番号2025120041
公報種別公開特許公報(A)
公開日2025-08-15
出願番号2024015242
出願日2024-02-02
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/00 20060101AFI20250807BHJP(基本電子回路)
要約【課題】天絡および地絡を検出可能なショート検出回路を備える半導体集積回路を提供する。
【解決手段】第1スイッチSW1は、第1抵抗R1と出力ライン204の間に接続され、ローサイドトランジスタがオンであるときにオンとなる。第2スイッチSW2は、第3抵抗R3と出力ライン204の間に接続され、ハイサイドトランジスタMHがオンであるときにオンとなる。電流加算回路250は、第2トランジスタQ2に流れる電流Idet1と第4トランジスタQ4に流れる電流Idet2を加算し、第5抵抗R5に供給する。判定回路260は、第5抵抗R5の電圧降下である検出信号Vdetにもとづいて天絡または地絡を検出する。
【選択図】図2
特許請求の範囲【請求項１】
電源ライン、出力ラインおよび接地ラインと、
前記電源ラインと出力ラインの間に接続されたハイサイドトランジスタおよび前記出力ラインと前記接地ラインの間に接続されたローサイドトランジスタを含む出力段と、
前記出力ラインの天絡および地絡を検出するショート検出回路と、
を備え、
前記ショート検出回路は、
前記接地ラインと接続された第１端を有する第１抵抗と、
前記接地ラインと接続された第１端を有する第２抵抗と、
前記第１抵抗の第２端と前記出力ラインの間に接続され、前記ローサイドトランジスタがオンであるときにオンとなる第１スイッチと、
第１電流源と、
前記第１抵抗の前記第２端と接続された第１電極を有し、前記第１電流源と接続された制御電極および第２電極を有するＮ型の第１トランジスタと、
前記第２抵抗の前記第２端と接続された第１電極を有し、前記第１トランジスタの前記制御電極と接続された制御電極を有するＮ型の第２トランジスタと、
前記電源ラインと接続された第１端を有する第３抵抗と、
前記電源ラインと接続された第１端を有する第４抵抗と、
前記第３抵抗の第２端と前記出力ラインの間に接続され、前記ハイサイドトランジスタがオンであるときにオンとなる第２スイッチと、
第２電流源と、
前記第３抵抗の前記第２端と接続された第１電極を有し、前記第２電流源と接続された制御電極および第２電極を有するＰ型の第３トランジスタと、
前記第４抵抗の前記第２端と接続された第１電極を有し、前記第３トランジスタの前記制御電極と接続された制御電極を有するＰ型の第４トランジスタと、
前記第２トランジスタに流れる第１検出電流と前記第４トランジスタに流れる第２検出電流を加算する電流加算回路と、
前記電流加算回路の出力電流の経路上に設けられた第５抵抗と、
前記第５抵抗の電圧降下としきい値電圧との比較結果にもとづき、ショート検出信号を生成する判定回路と、
を備える、半導体集積回路。
続きを表示（約 670 文字）【請求項２】
前記ショート検出回路は、前記第１抵抗の前記第２端と前記接地ラインの間に接続され、前記ハイサイドトランジスタがオンであるときにオンとなる第３スイッチをさらに備える、請求項１に記載の半導体集積回路。
【請求項３】
前記ショート検出回路は、前記第３抵抗の前記第２端と前記電源ラインの間に接続され、前記ハイサイドトランジスタがオンであるときにオンとなる第４スイッチをさらに備える、請求項１または２に記載の半導体集積回路。
【請求項４】
前記判定回路は、前記第５抵抗の電圧降下としきい値電圧を比較し、前記ショート検出信号を生成するコンパレータを含む、請求項１または２に記載の半導体集積回路。
【請求項５】
前記判定回路は、
前記コンパレータの出力にもとづく論理信号と、前記ハイサイドトランジスタがオンであるときにハイとなる制御信号と、を論理演算する第１論理ゲートと、
前記コンパレータの出力にもとづく論理信号と、前記ローサイドトランジスタがオンであるときにハイとなる制御信号と、を論理演算する第２論理ゲートと、
をさらに含む、請求項４に記載の半導体集積回路。
【請求項６】
オーディオＤ級アンプである、請求項１または２に記載の半導体集積回路。
【請求項７】
スイッチングレギュレータである、請求項１または２に記載の半導体集積回路。
【請求項８】
車載用である、請求項１または２に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
Ｄ級アンプやＤＣ／ＤＣコンバータ、モータドライバなどの半導体集積回路は、ハイサイドトランジスタとローサイドトランジスタを含むスイッチング回路（インバータ）を備える。
【０００３】
スイッチング回路の出力ノードが天絡（電源ラインに対するショート）した状態で、ローサイドトランジスタがオンとなると、ローサイドトランジスタに過電流が流れてしまう。そのため、半導体集積回路には、天絡検出回路が設けられる場合がある。同様に、スイッチング回路の出力ノードが地絡（接地に対するショート）した状態で、ハイサイドトランジスタがオンとなると、ハイサイドトランジスタに過電流が流れてしまう。そのため、半導体集積回路には、地絡検出回路が設けられる場合がある。
【先行技術文献】
【特許文献】
【０００４】
特開２０１７－１９５５３５号公報
【０００５】
［概要］
地絡検出回路と天絡検出回路を個別に設けると、回路面積が大きくなる。また、地絡検出回路と天絡検出回路とで、判定のしきい値がばらつく可能性がある。
【０００６】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、天絡および地絡を検出可能なショート検出回路を備える半導体集積回路の提供にある。
【０００７】
本開示のある態様の半導体集積回路は、電源ライン、出力ラインおよび接地ラインと、電源ラインと出力ラインの間に接続されたハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されたローサイドトランジスタを含む出力段と、出力ラインの天絡および地絡を検出するショート検出回路と、を備える。ショート検出回路は、接地ラインと接続された第１端を有する第１抵抗と、接地ラインと接続された第１端を有する第２抵抗と、第１抵抗の第２端と出力ラインの間に接続され、ローサイドトランジスタがオンであるときにオンとなる第１スイッチと、第１電流源と、第１抵抗の第２端と接続された第１電極を有し、第１電流源と接続された制御電極および第２電極を有するＮ型の第１トランジスタと、第２抵抗の第２端と接続された第１電極を有し、第１トランジスタの制御電極と接続された制御電極を有するＮ型の第２トランジスタと、電源ラインと接続された第１端を有する第３抵抗と、電源ラインと接続された第１端を有する第４抵抗と、第３抵抗の第２端と出力ラインの間に接続され、ハイサイドトランジスタがオンであるときにオンとなる第２スイッチと、第２電流源と、第３抵抗の第２端と接続された第１電極を有し、第２電流源と接続された制御電極および第２電極を有するＰ型の第３トランジスタと、第４抵抗の第２端と接続された第１電極を有し、第３トランジスタの制御電極と接続された制御電極を有するＰ型の第４トランジスタと、第２トランジスタに流れる第１検出電流と第４トランジスタに流れる第２検出電流を加算する電流加算回路と、電流加算回路の出力電流の経路上に設けられた第５抵抗と、第５抵抗の電圧降下としきい値電圧との比較結果にもとづき、ショート検出信号を生成する判定回路と、を備える。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る半導体集積回路の回路図である。
図２は、実施形態に係るショート検出回路の回路図である。
図３は、ショート検出回路の天絡検出を説明する回路図である。
図４は、ショート検出回路の地絡検出を説明する回路図である。
図５は、判定回路の構成例を示す回路図である。
図６は、オーディオシステムのブロック図である。
図７は、降圧コンバータのブロック図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る半導体集積回路は、電源ライン、出力ラインおよび接地ラインと、電源ラインと出力ラインの間に接続されたハイサイドトランジスタおよび出力ラインと接地ラインの間に接続されたローサイドトランジスタを含む出力段と、出力ラインの天絡および地絡を検出するショート検出回路と、を備える。ショート検出回路は、接地ラインと接続された第１端を有する第１抵抗と、接地ラインと接続された第１端を有する第２抵抗と、第１抵抗の第２端と出力ラインの間に接続され、ローサイドトランジスタがオンであるときにオンとなる第１スイッチと、第１電流源と、第１抵抗の第２端と接続された第１電極を有し、第１電流源と接続された制御電極および第２電極を有するＮ型の第１トランジスタと、第２抵抗の第２端と接続された第１電極を有し、第１トランジスタの制御電極と接続された制御電極を有するＮ型の第２トランジスタと、電源ラインと接続された第１端を有する第３抵抗と、電源ラインと接続された第１端を有する第４抵抗と、第３抵抗の第２端と出力ラインの間に接続され、ハイサイドトランジスタがオンであるときにオンとなる第２スイッチと、第２電流源と、第３抵抗の第２端と接続された第１電極を有し、第２電流源と接続された制御電極および第２電極を有するＰ型の第３トランジスタと、第４抵抗の第２端と接続された第１電極を有し、第３トランジスタの制御電極と接続された制御電極を有するＰ型の第４トランジスタと、第２トランジスタに流れる第１検出電流と第４トランジスタに流れる第２検出電流を加算する電流加算回路と、電流加算回路の出力電流の経路上に設けられた第５抵抗と、第５抵抗の電圧降下としきい値電圧との比較結果にもとづき、ショート検出信号を生成する判定回路と、を備える。
（【００１１】以降は省略されています）

関連特許