特許ウォッチ

公開番号2025166241
公報種別公開特許公報(A)
公開日2025-11-05
出願番号2025138641,2023177150
出願日2025-08-22,2019-08-05
発明の名称SiC半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 30/66 20250101AFI20251028BHJP()
要約【課題】ゲート閾値電圧Vthの経時劣化を抑制できるSiC半導体装置を提供する。
【解決手段】アクティブ領域106およびアクティブ領域外の外側領域107を含むSiC半導体層102と、外側領域の表層部に形成され、ドリフト領域127との間でpn接合ダイオードDを形成する第2導電型の不純物領域171と、アクティブ領域の表層部に形成され、ソース領域に対してトレンチとは反対側の領域に位置し、1.0×10²⁰cm^-3以下の第2導電型不純物濃度を有する前記第2導電型のコンタクト領域と、を含む。
【選択図】図28
特許請求の範囲【請求項１】
一方側の第１主面および他方側の第２主面を有し、アクティブ領域および前記アクティブ領域外の外側領域を含むＳｉＣ半導体層と、前記アクティブ領域において前記第１主面に形成されたトレンチと、前記トレンチの内壁に形成されたゲート絶縁層と、前記ゲート絶縁層を挟んで前記トレンチに埋設されたゲート電極と、前記アクティブ領域において前記第１主面の表層部に形成され、前記トレンチの側方に位置する第１導電型のソース領域と、前記アクティブ領域において前記第１主面の表層部に形成され、前記ソース領域に対して前記第２主面側の領域に位置する第２導電型のボディ領域と、前記アクティブ領域および前記外側領域において前記第１主面の表層部に形成され、前記ボディ領域に対して前記第２主面側の領域に位置する部分を含む第１導電型のドリフト領域と、前記外側領域において前記第１主面の表層部に形成され、前記ドリフト領域との間でｐｎ接合ダイオードを形成する第２導電型の不純物領域と、前記アクティブ領域において前記第１主面の表層部に形成され、前記ソース領域に対して前記トレンチとは反対側の領域に位置し、１．０×１０
２０
ｃｍ
－３
以下の第２導電型不純物濃度を有する第２導電型のコンタクト領域と、を含む、ＳｉＣ半導体装置。
続きを表示（約 830 文字）【請求項２】
前記コンタクト領域の第２導電型不純物濃度は、１．０×１０
１７
ｃｍ
－３
以上である、請求項１に記載のＳｉＣ半導体装置。
【請求項３】
前記コンタクト領域の第２導電型不純物濃度は、１．０×１０
２０
ｃｍ
－３
未満である、請求項１または２に記載のＳｉＣ半導体装置。
【請求項４】
前記不純物領域は、１．０×１０
２０
ｃｍ
－３
以下の第２導電型不純物濃度を有している、請求項１～３のいずれか一項に記載のＳｉＣ半導体装置。
【請求項５】
前記不純物領域は、１．０×１０
１７
ｃｍ
－３
以上の第２導電型不純物濃度を有している、請求項４に記載のＳｉＣ半導体装置。
【請求項６】
前記不純物領域は、１．０×１０
２０
ｃｍ
－３
を超える第２導電型不純物濃度を有している、請求項１～３のいずれか一項に記載のＳｉＣ半導体装置。
【請求項７】
前記不純物領域は、１．０×１０
２１
ｃｍ
－３
以下の第２導電型不純物濃度を有している、請求項６に記載のＳｉＣ半導体装置。
【請求項８】
前記不純物領域は、前記コンタクト領域と等しい第２導電型不純物濃度を有している、請求項１～３のいずれか一項に記載のＳｉＣ半導体装置。
【請求項９】
前記不純物領域は、前記コンタクト領域の厚さと等しい厚さを有している、請求項１～８のいずれか一項に記載のＳｉＣ半導体装置。
【請求項１０】
前記不純物領域は、前記アクティブ領域に沿って帯状に延びている、請求項１～９のいずれか一項に記載のＳｉＣ半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ＳｉＣ半導体装置に関する。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
特許文献１は、ｎ型のＳｉＣ半導体層、トレンチ、ゲート絶縁層、ゲート電極、ｐ型のボディ領域、ｎ
＋
型のソース領域およびｐ
＋
型のコンタクト領域を含むＳｉＣ半導体装置を開示している。トレンチは、ＳｉＣ半導体層の主面に形成されている。ゲート電極は、ゲート絶縁層を挟んでトレンチに埋設されている。ボディ領域は、主面の表層部においてトレンチの側方に形成されている。ソース領域は、ボディ領域の表層部においてトレンチの側方に形成されている。コンタクト領域は、ボディ領域の表層部においてソース領域に対してトレンチとは反対側の領域に形成されている。コンタクト領域は、ボディ領域のｐ型不純物濃度を超えるｐ型不純物濃度を有している。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－２３５５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＳｉＣ半導体装置は、長期間の使用に起因するゲート閾値電圧Ｖｔｈの経時劣化の問題を有している。本願発明者らは、コンタクト領域の不純物濃度を研究していたところ、コンタクト領域の不純物濃度に応じてゲート閾値電圧Ｖｔｈの経時特性が変動することを発見した。
【０００５】
本発明の一実施形態は、ゲート閾値電圧Ｖｔｈの経時劣化を抑制できるＳｉＣ半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、一方側の第１主面および他方側の第２主面を有し、アクティブ領域および前記アクティブ領域外の外側領域を含むＳｉＣ半導体層と、前記アクティブ領域において前記第１主面に形成されたトレンチと、前記トレンチの内壁に形成されたゲート絶縁層と、前記ゲート絶縁層を挟んで前記トレンチに埋設されたゲート電極と、前記アクティブ領域において前記第１主面の表層部に形成され、前記トレンチの側方に位置する第１導電型のソース領域と、前記アクティブ領域において前記第１主面の表層部に形成され、前記ソース領域に対して前記第２主面側の領域に位置する第２導電型のボディ領域と、前記アクティブ領域および前記外側領域において前記第１主面の表層部に形成され、前記ボディ領域に対して前記第２主面側の領域に位置する部分を含む第１導電型のドリフト領域と、前記外側領域において前記第１主面の表層部に形成され、前記ドリフト領域との間でｐｎ接合ダイオードを形成する第２導電型の不純物領域と、前記アクティブ領域において前記第１主面の表層部に形成され、前記ソース領域に対して前記トレンチとは反対側の領域に位置し、１．０×１０
２０
ｃｍ
－３
以下の第２導電型不純物濃度を有する第２導電型のコンタクト領域と、を含む、ＳｉＣ半導体装置を提供する。
【０００７】
このＳｉＣ半導体装置によれば、ゲート閾値電圧Ｖｔｈの経時劣化を抑制できる。
【０００８】
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
【図面の簡単な説明】
【０００９】
図１は、４Ｈ－ＳｉＣ単結晶の単位セルを示す図である。
図２は、図１に示す単位セルのシリコン面を示す平面図である。
図３は、本発明の第１実施形態に係るＳｉＣ半導体装置を示す平面図である。
図４は、図３から樹脂層を取り除いた平面図である。
図５は、図４に示す領域Vの拡大図であって、ＳｉＣ半導体層の第１主面の構造を説明するための拡大図である。
図６は、図５に示す領域VIの断面斜視図であって、ＳｉＣ半導体層の第１主面の上の構造を取り除き、ゲートトレンチの構造を説明するための断面斜視図である。
図７は、図５に示すVII-VII線に沿う断面図である。
図８は、図３に示すVIII-VIII線に沿う断面図である。
図９Ａは、図７に示すコンタクト領域のｐ型不純物濃度の第１例を説明するためのグラフである。
図９Ｂは、参考例に係るコンタクト領域のｐ型不純物濃度を説明するためのグラフである。
図１０は、ゲート閾値電圧Ｖｔｈの経時特性を説明するためのグラフである。
図１１は、図７に示すコンタクト領域のｐ型不純物濃度の第２例を説明するためのグラフである。
図１２は、ゲート閾値電圧Ｖｔｈの経時特性を説明するためのグラフである。
図１３は、図５に対応する領域の平面図であって、本発明の第２実施形態に係るＳｉＣ半導体装置を示す平面図である。
図１４は、図５に対応する領域の平面図であって、本発明の第３実施形態に係るＳｉＣ半導体装置を示す平面図である。
図１５は、図１４に示すXV-XV線に沿う断面図である。
図１６は、図１４に対応する領域の平面図であって、本発明の第４実施形態に係るＳｉＣ半導体装置を示す平面図である。
図１７は、図１５に対応する領域の断面図であって、本発明の第５実施形態に係るＳｉＣ半導体装置を示す断面図である。
図１８は、図１４に対応する領域の平面図であって、本発明の第６実施形態に係るＳｉＣ半導体装置を示す平面図である。
図１９は、図１８に示すXIX-XIX線に沿う断面図である。
図２０は、図１８に示すXX-XX線に沿う断面図である。
図２１は、図１９に対応する領域の断面図であって、本発明の第７実施形態に係るＳｉＣ半導体装置を示す断面図である。
図２２は、本発明の第８実施形態に係るＳｉＣ半導体装置を示す平面図である。
図２３は、図２２から樹脂層を取り除いた平面図である。
図２４は、図２３に示す領域XXIVの拡大図であって、ＳｉＣ半導体層の第１主面の構造を説明するための図である。
図２５は、図２４に示すXXV-XXV線に沿う断面図である。
図２６は、図２４に示すXXVI-XXVI線に沿う断面図である。
図２７は、図２５に示す領域XXVIIの拡大図である。
図２８は、図２３に示すXXVIII-XXVIII線に沿う断面図である。
図２９は、図２８に示す領域XXIXの拡大図である。
図３０は、シート抵抗を説明するためのグラフである。
図３１は、図２４に対応する領域の拡大図であって、本発明の第９実施形態に係るＳｉＣ半導体装置を示す拡大図である。
図３２は、図３１に示すXXXII-XXXII線に沿う断面図である。
図３３は、図２７に対応する領域の拡大図であって、本発明の第１０実施形態に係るＳｉＣ半導体装置を示す拡大図である。
図３４は、図２４に対応する領域の拡大図であって、本発明の第１１実施形態に係るＳｉＣ半導体装置を示す拡大図である。
【発明を実施するための形態】
【００１０】
図１は、４Ｈ－ＳｉＣ単結晶の単位セル（以下、単に「単位セル」という。）を示す図である。図２は、図１に示す単位セルのシリコン面を示す平面図である。
（【００１１】以降は省略されています）

関連特許