特許ウォッチ

公開番号2025173226
公報種別公開特許公報(A)
公開日2025-11-27
出願番号2024078710
出願日2024-05-14
発明の名称半導体装置および半導体装置の製造方法
出願人ローム株式会社
代理人個人,個人
主分類H10D 30/66 20250101AFI20251119BHJP()
要約【課題】半導体装置のオン抵抗を低減すること。
【解決手段】半導体装置10は、縦型トランジスタ48と、縦型トランジスタ48の一部が設けられた半導体層12と、を備える。半導体層12は、第1ドープ層62と、第1ドープ層62上に設けられた第2ドープ層64と、第2ドープ層64上に設けられた第3ドープ層66と、を含む。第2ドープ層64のn型不純物濃度は、第1ドープ層62のn型不純物濃度および第3ドープ層66のn型不純物濃度の双方よりも高い。
【選択図】図2
特許請求の範囲【請求項１】
縦型トランジスタと、
前記縦型トランジスタの一部が設けられた半導体層と、
を備え、
前記半導体層は、
第１ドープ層と、
前記第１ドープ層上に設けられた第２ドープ層と、
前記第２ドープ層上に設けられた第３ドープ層と、
を含み、
前記第２ドープ層の第１導電型の不純物濃度は、前記第１ドープ層の第１導電型の不純物濃度および前記第３ドープ層の第１導電型の不純物濃度の双方よりも高い
半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記第１ドープ層の第１導電型の不純物濃度は、前記第３ドープ層の第１導電型の不純物濃度よりも高い
請求項１に記載の半導体装置。
【請求項３】
前記第１ドープ層の厚さは、前記第３ドープ層の厚さよりも薄い
請求項１に記載の半導体装置。
【請求項４】
前記第１ドープ層の第１導電型の不純物濃度は、前記第２ドープ層に向かうにつれて低くなる
請求項１に記載の半導体装置。
【請求項５】
前記第２ドープ層の第１導電型の不純物濃度は、前記第１ドープ層側から前記第２ドープ層の厚さ方向の中央に向けて高くなり、かつ前記第３ドープ層側から前記第２ドープ層の前記厚さ方向の中央に向けて高くなる
請求項１に記載の半導体装置。
【請求項６】
前記第１ドープ層の第１導電型の不純物濃度は、１×１０
１８
ｃｍ
－３
以上１×１０
２０
ｃｍ
－３
未満であり、
前記第２ドープ層の第１導電型の不純物濃度は、１×１０
１８
ｃｍ
－３
以上１×１０
２０
ｃｍ
－３
以下であり、
前記第３ドープ層の第１導電型の不純物濃度は、１×１０
１６
ｃｍ
－３
以上１×１０
１７
ｃｍ
－３
以下である
請求項１に記載の半導体装置。
【請求項７】
前記半導体層は、半導体基板をさらに含み、
前記第１ドープ層は、前記半導体基板上に設けられている
請求項１に記載の半導体装置。
【請求項８】
前記半導体基板は、リンを含む材料によって構成されており、
前記第２ドープ層は、不純物としてヒ素を含む
請求項７に記載の半導体装置。
【請求項９】
前記半導体層は、第１面、および前記第１面とは反対側の第２面を含み、
前記第３ドープ層は、前記第２面を含み、
前記半導体基板は、前記第１面を含み、
前記第２ドープ層は、前記第１ドープ層と前記第２ドープ層と前記第３ドープ層とから構成されるドープ層の厚さ方向の中央よりも前記半導体基板寄りに配置されている
請求項７に記載の半導体装置。
【請求項１０】
前記半導体層は、
前記半導体基板上に設けられ、前記第１ドープ層を含む第１エピタキシャル層と、
前記第１エピタキシャル層上に設けられ、前記第３ドープ層を含む第２エピタキシャル層と、
を含み、
前記第２ドープ層は、前記第１エピタキシャル層と前記第２エピタキシャル層との境界を含んで前記第１エピタキシャル層および前記第２エピタキシャル層の双方に設けられている
請求項７に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
近年、トレンチゲート型の金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）が広く実用化されている。トレンチゲート型のＭＯＳＦＥＴでは、半導体層に設けられたトレンチ内にゲート電極が配置されている。特許文献１には、このようなトレンチゲート型のＭＯＳＦＥＴが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１２９３７８号公報
【０００４】
［概要］
半導体装置のオン抵抗を低減することが求められている。
【０００５】
本開示の一態様の半導体装置は、縦型トランジスタと、前記縦型トランジスタの一部が設けられた半導体層と、を備え、前記半導体層は、第１ドープ層と、前記第１ドープ層上に設けられた第２ドープ層と、前記第２ドープ層上に設けられた第３ドープ層と、を含み、前記第２ドープ層の第１導電型の不純物濃度は、前記第１ドープ層の第１導電型の不純物濃度および前記第３ドープ層の第１導電型の不純物濃度の双方よりも高い。
【図面の簡単な説明】
【０００６】
図１は、一実施形態に係る例示的な半導体装置の一例の概略平面図である。
図２は、図１のＦ２－Ｆ２線で半導体装置を切断した概略断面図である。
図３は、図２の半導体装置の一部を拡大した概略断面図である。
図４は、半導体装置の半導体層の厚さ方向の位置と不純物濃度との関係を示すグラフである。
図５は、半導体装置の第１エピタキシャル層に注入する不純物の濃度と半導体装置の絶縁耐圧との関係を示すグラフである。
図６は、第１エピタキシャル層に注入する不純物の濃度と半導体装置のオン抵抗との関係を示すグラフである。
図７は、一実施形態に係る例示的な半導体装置の製造工程を説明するための概略断面図である。
図８は、図７に示す工程に続く工程の概略断面図である。
図９は、図８に示す工程に続く工程の概略断面図である。
図１０は、図９に示す工程に続く工程の概略断面図である。
図１１は、図１０に示す工程に続く工程の概略断面図である。
図１２は、図１１に示す工程に続く工程の概略断面図である。
図１３は、図１２に示す工程に続く工程の概略断面図である。
図１４は、図１３に示す工程に続く工程の概略断面図である。
図１５は、図１４に示す工程に続く工程の概略断面図である。
図１６は、図１５に示す工程に続く工程の概略断面図である。
図１７は、図１６に示す工程に続く工程の概略断面図である。
図１８は、図１７に示す工程に続く工程の概略断面図である。
図１９は、図１８に示す工程に続く工程の概略断面図である。
図２０は、図１９に示す工程に続く工程の概略断面図である。
図２１は、図２０に示す工程に続く工程の概略断面図である。
図２２は、図２１に示す工程に続く工程の概略断面図である。
図２３は、サンプル１の半導体装置のオン抵抗を示すグラフである。
図２４は、サンプル２の半導体装置のオン抵抗を示すグラフである。
図２５は、サンプル２の半導体装置および一実施形態の半導体装置のオン抵抗を示すグラフである。
図２６は、変更例の半導体装置の概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本開示において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本開示において使用される「Ａの寸法（幅、長さ）がＢの寸法（幅、長さ）と等しい」または「Ａの寸法（幅、長さ）とＢの寸法（幅、長さ）とが互いに等しい」とは、Ａの寸法（幅、長さ）とＢの寸法（幅、長さ）との差が例えばＡの寸法（幅、長さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許