特許ウォッチ

公開番号2025163477
公報種別公開特許公報(A)
公開日2025-10-29
出願番号2024066765
出願日2024-04-17
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類H10D 1/47 20250101AFI20251022BHJP()
要約【課題】小さなスペースで高抵抗を実現可能な半導体集積回路を提供する。
【解決手段】複数のポリシリコン抵抗402_1～402_nは、第1方向に伸び、第2方向に隣接して形成され、同じ寸法を有する。複数の第1コンタクト用ポリシリコン領域408は、jを自然数とするとき、(2j-1)番目のポリシリコン抵抗402の一端と(2j)番目のポリシリコン抵抗402の一端の両方と接する。複数の第1コンタクト領域404は、複数の第1コンタクト用ポリシリコン領域408とオーバーラップして形成され、配線が引き出されている。複数の第2コンタクト用ポリシリコン領域410は、(2j)番目のポリシリコン抵抗402の他端と(2j+1)番目のポリシリコン抵抗402の他端の両方と接する。複数の第2コンタクト領域406は、複数の第2コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている。
【選択図】図5
特許請求の範囲【請求項１】
抵抗ストリングを備える半導体集積回路であって、
前記抵抗ストリングは、
第１方向に伸び、第２方向に隣接して形成され、同じ寸法を有する複数のポリシリコン抵抗と、
ｊを自然数とするとき、（２ｊ－１）番目のポリシリコン抵抗の一端と（２ｊ）番目のポリシリコン抵抗の一端の両方と接するように形成された複数の第１コンタクト用ポリシリコン領域と、
前記複数の第１コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第１コンタクト領域と、
（２ｊ）番目のポリシリコン抵抗の他端と（２ｊ＋１）番目のポリシリコン抵抗の他端の両方と接するように形成された、複数の第２コンタクト用ポリシリコン領域と、
前記複数の第２コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第２コンタクト領域と、
を含む、半導体集積回路。
続きを表示（約 420 文字）【請求項２】
前記複数のポリシリコン抵抗のうち、両側に設けられたポリシリコン抵抗は、ダミー抵抗である、請求項１に記載の半導体集積回路。
【請求項３】
抵抗ストリングを備える半導体集積回路であって、
前記抵抗ストリングは、
それぞれがコの字型を有し、同じ寸法を有し、一方向に並べて配置される複数のポリシリコン抵抗と、
ｊを自然数とするとき、ｊ番目のポリシリコン抵抗の一端と（ｊ＋１）番目のポリシリコン抵抗の他端の両方と接するように形成される、複数のコンタクト用ポリシリコン領域と、
前記複数のコンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数のコンタクト領域と、
を含む、半導体集積回路。
【請求項４】
前記複数のポリシリコン抵抗のうち、両側に設けられたポリシリコン抵抗は、ダミー抵抗である、請求項３に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
近年の省エネ化の要請の高まりに応じて、半導体集積回路での消費電力の削減が求められている。半導体集積回路において消費電力を削減するためには、電流経路のインピーダンスを高める必要があり、したがって抵抗値の高い抵抗素子が必要となる。
【先行技術文献】
【特許文献】
【０００３】
特開２０２４－１３２０３号公報
【０００４】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の目的のひとつは、小さなスペースで高抵抗を実現可能な半導体集積回路の提供にある。
【０００５】
本開示のある態様は、抵抗ストリングを備える半導体集積回路に関する。抵抗ストリングは、第１方向に伸び、第２方向に隣接して形成され、同じ寸法を有する複数のポリシリコン抵抗と、ｊを自然数とするとき、（２ｊ－１）番目のポリシリコン抵抗の一端と（２ｊ）番目のポリシリコン抵抗の一端の両方と接するように形成された複数の第１コンタクト用ポリシリコン領域と、複数の第１コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第１コンタクト領域と、（２ｊ）番目のポリシリコン抵抗の他端と（２ｊ＋１）番目のポリシリコン抵抗の他端の両方と接するように形成された、複数の第２コンタクト用ポリシリコン領域と、複数の第２コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第２コンタクト領域と、を含む。
【０００６】
本開示の別の態様は、抵抗ストリングを備える半導体集積回路に関する。抵抗ストリングは、それぞれがコの字型を有し、同じ寸法を有し、一方向に並べて配置される複数のポリシリコン抵抗と、ｊを自然数とするとき、ｊ番目のポリシリコン抵抗の一端と（ｊ＋１）番目のポリシリコン抵抗の他端の両方と接するように形成される、複数のコンタクト用ポリシリコン領域と、を含む。
【０００７】
なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
【０００８】
図１は、実施形態に係る半導体集積回路の等価回路図である。
図２は、比較技術における１個の抵抗素子の構成を示す図である。
図３は、比較技術に係る抵抗ストリングのレイアウト図である。
図４は、図３の抵抗ストリングの一部分を拡大して示す図である。
図５は、実施形態に係る抵抗ストリングのレイアウト図である。
図６は、図５の抵抗ストリングの一部の拡大図である。
図７は、変形例１に係る抵抗ストリングのレイアウト図である。
図８は、変形例２に係る抵抗ストリングのレイアウト図である。
【０００９】
［詳細な説明］
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係る半導体集積回路は、抵抗ストリングを備える。抵抗ストリングは、第１方向に伸び、第２方向に隣接して形成され、同じ寸法を有する複数のポリシリコン抵抗と、ｊを自然数とするとき、（２ｊ－１）番目のポリシリコン抵抗の一端と（２ｊ）番目のポリシリコン抵抗の一端の両方と接するように形成された複数の第１コンタクト用ポリシリコン領域と、複数の第１コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第１コンタクト領域と、（２ｊ）番目のポリシリコン抵抗の他端と（２ｊ＋１）番目のポリシリコン抵抗の他端の両方と接するように形成された、複数の第２コンタクト用ポリシリコン領域と、複数の第２コンタクト用ポリシリコン領域とオーバーラップして形成され、配線が引き出されている複数の第２コンタクト領域と、を含む。
（【００１１】以降は省略されています）

関連特許