特許ウォッチ

公開番号2025178455
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2025165580,2024114301
出願日2025-10-01,2018-03-16
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01L 23/12 20060101AFI20251128BHJP(基本的電気素子)
要約【課題】薄型化を図った半導体装置を提供する。
【解決手段】半導体装置は、厚さ方向(z方向)について互いに反対側を向く素子主面および素子裏面を有する半導体素子と、半導体素子に電気的に接続された配線層21と、配線層21の一部および半導体素子を覆う封止樹脂6と、を備える。配線層21は、素子裏面に対向しつつ半導体素子に電気的に接続された配線層主面211と、z方向について配線層主面211と反対側を向く配線層裏面212と有する。配線層裏面212は、z方向に突出する突出部214を含む。突出部214は、z方向に直交する方向に見て、先細りの断面形状を有する。
【選択図】図33
特許請求の範囲【請求項１】
厚さ方向について互いに反対側を向く素子主面および素子裏面を有する半導体素子と、
前記半導体素子に電気的に接続された配線層と、
前記配線層の一部および前記半導体素子を覆う封止樹脂と、
を備え、
前記配線層は、前記素子裏面に対向しつつ前記半導体素子に電気的に接続された配線層主面と、前記厚さ方向について前記配線層主面と反対側を向く配線層裏面と有し、
前記配線層裏面は、前記厚さ方向に突出する突出部を含み、
前記突出部は、前記厚さ方向に直交する方向に見て、先細りの断面形状を有する、
半導体装置。
続きを表示（約 680 文字）【請求項２】
前記半導体素子に電気的に接続された内部電極を備える、
請求項１に記載の半導体装置。
【請求項３】
前記内部電極は、前記配線層と、柱状部とを含む、
請求項２に記載の半導体装置。
【請求項４】
前記柱状部は、前記封止樹脂から露出しつつ前記厚さ方向に直交する第１方向を向く露出側面を有する、
請求項３に記載の半導体装置。
【請求項５】
前記封止樹脂から露出し、前記内部電極に電気的に接続された外部電極をさらに備える、
請求項４に記載の半導体装置。
【請求項６】
前記外部電極は、前記柱状部の前記露出側面を覆う第１被覆部を含む、
請求項５に記載の半導体装置。
【請求項７】
前記半導体素子と前記配線層との間に配置され、前記半導体素子と前記配線層とを電気的に接続する導電性接合材をさらに備える、
請求項１ないし請求項６のいずれかに記載の半導体装置。
【請求項８】
前記柱状部の一部と前記配線層との間に介在する金属被覆層を備える、
請求項３ないし請求項６のいずれかに記載の半導体装置。
【請求項９】
前記封止樹脂の一端と前記柱状部の一端とは、面一である、
請求項３ないし請求項６のいずれかに記載の半導体装置。
【請求項１０】
前記柱状部は、銅を含む、
請求項３ないし請求項６のいずれかに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体素子を搭載した半導体装置およびその製造方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
近年、ＳＯＮパッケージ（Small Outline Non-leaded package）やＱＦＮパッケージ（Quad Flat Non-leaded package）などのリードレスパッケージ型の半導体装置が存在する。リードレスパッケージ型の半導体装置は、半導体素子を封止した封止樹脂から外部接続用の端子が突出していないため、半導体装置の小型化や薄型化に有利である。たとえば特許文献１には、このようなリードレスパッケージ型の半導体装置が開示されている。
【０００３】
特許文献１に記載の半導体装置は、半導体素子、リードフレーム、複数のワイヤおよび封止樹脂を備えている。リードフレームは、たとえば銅からなる。リードフレームは、ダイパッド部および複数のリード部を有する。ダイパッド部は、半導体素子を支持する。複数のリード部はそれぞれ、ワイヤを介して半導体素子と電気的に接続されている。複数のリード部は、半導体装置を電子機器などの回路基板に実装する際の上記外部接続用の端子である。封止樹脂は、半導体素子を覆う。
【先行技術文献】
【特許文献】
【０００４】
特開２０１６－１８８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の半導体装置において、リードフレームは金属板（銅板）を加工することで形成されている。このようなリードフレーム構造の半導体装置は、薄型化を図る上で改善の余地があった。
【０００６】
本開示は、上記課題に鑑みて創作されたものであり、その目的は、薄型化を図った半導体装置および当該半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する半導体素子と、前記半導体素子に導通する内部電極と、前記半導体素子および前記内部電極の一部を覆う封止樹脂と、前記封止樹脂から露出し、かつ、前記内部電極に導通する外部電極と、を備えており、前記内部電極は、前記素子裏面に対向する配線層主面および前記厚さ方向において前記配線層主面と反対側を向く配線層裏面を有する配線層と、前記配線層主面から前記厚さ方向に突き出た柱状部と、を含んでおり、前記柱状部は、前記厚さ方向に直交する第１方向を向き、かつ、前記封止樹脂から露出した露出側面を有しており、前記外部電極は、前記露出側面を覆う第１被覆部を含むことを特徴とする。
【０００８】
前記半導体装置の好ましい実施の形態においては、前記柱状部は、前記素子主面が向く方向と同じ方向を向く頂面を有しており、前記頂面は、前記封止樹脂に覆われている。
【０００９】
前記半導体装置の好ましい実施の形態においては、前記柱状部は、互いに積層された第１シード層および第１めっき層を含んで構成され、前記第１シード層は、前記配線層主面に接する。
【００１０】
前記半導体装置の好ましい実施の形態においては、前記配線層は、互いに積層された第２シード層および第２めっき層を含んで構成され、前記柱状部は、前記第２めっき層に接している。
（【００１１】以降は省略されています）

関連特許