特許ウォッチ

公開番号2025172494
公報種別公開特許公報(A)
公開日2025-11-26
出願番号2024078029
出願日2024-05-13
発明の名称昇圧型スイッチングレギュレータ
出願人ローム株式会社
代理人個人,個人,個人,個人
主分類H02M 3/155 20060101AFI20251118BHJP(電力の発電,変換,配電)
要約【課題】インダクタとローサイドトランジスタの接続点に接続されたダイオードに流れる電流がゼロになる前にローサイドトランジスタがオンとなることを防止する。
【解決手段】昇圧型スイッチングレギュレータ1は、第1端が直流電源2に接続されるインダクタL1、ローサイドトランジスタQ1、ダイオードD1、検出回路8、制御部6を備える。ローサイドトランジスタQ1は、第1主電極DがインダクタL1の第2端に接続され、第2主電極Sが基準電位に接続される。ダイオードD1のアノードAは、インダクタL1の第2端とローサイドトランジスタQ1の第1主電極Dの接続点に接続される。検出回路8は、アノードAの電圧信号Vtに生じるリンギングを検出する。制御部6は、ローサイドトランジスタQ1の制御電極Gに接続され、検出回路8の検出結果に基づきローサイドトランジスタQ1のオンとオフを制御する。
【選択図】図1
特許請求の範囲【請求項１】
第１端が直流電源に接続されるインダクタと、
第１主電極が前記インダクタの第２端に接続され、第２主電極が基準電位に接続されたローサイドトランジスタと、
前記インダクタの前記第２端と前記ローサイドトランジスタの前記第１主電極の接続点にアノードが接続されたダイオードと、
前記ダイオードのカソードと前記基準電位との間に接続されたキャパシタと、
前記カソードと前記キャパシタの接続点に接続された出力端子と、
前記アノードの電圧信号に生じるリンギングを検出可能な検出回路と、
前記ローサイドトランジスタの制御電極に接続され、前記検出回路の検出結果に基づき前記ローサイドトランジスタのオンとオフを制御する制御部と、
を備えた昇圧型スイッチングレギュレータ。
続きを表示（約 1,100 文字）【請求項２】
前記制御部は、前記ローサイドトランジスタをオフとした後に所定の第１設定時間の範囲内で前記検出回路が前記リンギングを検出しなかった場合は、前記第１設定時間の経過後に前記ローサイドトランジスタをオンとし、前記ローサイドトランジスタをオフとした後に前記第１設定時間の範囲内で前記検出回路が前記リンギングを検出した場合は、前記検出回路が前記リンギングを検出した後に前記ローサイドトランジスタをオンとするように制御する、請求項１に記載の昇圧型スイッチングレギュレータ。
【請求項３】
前記検出回路は、
前記アノードと前記基準電位との間に接続された第１抵抗と第２抵抗の直列回路である第１分圧回路と、
前記カソードと前記基準電位との間に接続された第３抵抗と第４抵抗の直列回路である第２分圧回路と、
第１入力端子が前記第１抵抗と前記第２抵抗の接続点に接続されて前記アノードの電圧信号を前記第１分圧回路で分圧した第１分圧信号が入力され、第２入力端子が前記第３抵抗と前記第４抵抗の接続点に接続され前記カソードの電圧信号を前記第２分圧回路で分圧した第２分圧信号が入力されるコンパレータと、
を備え、
前記第１抵抗、前記第２抵抗、前記第３抵抗、前記第４抵抗の抵抗値は、前記リンギングを検出しないときには前記コンパレータが第１電位信号を出力し、前記リンギングを検出したときには前記コンパレータが第２電位信号を出力する値に設定されており、
前記制御部は、前記ローサイドトランジスタをオフとした後に前記第１設定時間の範囲内で前記検出回路が前記第２電位信号を出力しなかった場合は、前記第１設定時間の経過後に前記ローサイドトランジスタをオンとし、前記ローサイドトランジスタをオフとした後に前記第１設定時間の範囲内で前記検出回路が前記第２電位信号を出力した場合は、前記検出回路が前記第２電位信号を出力した後に前記ローサイドトランジスタをオンとするように制御する、
請求項２に記載の昇圧型スイッチングレギュレータ。
【請求項４】
前記制御部は、前記ローサイドトランジスタをオンとしてから所定のゲート時間が経過した後に前記ローサイドトランジスタをオフとする、請求項２に記載の昇圧型スイッチングレギュレータ。
【請求項５】
前記ローサイドトランジスタはＮチャネル型ＭＯＳＦＥＴであり、前記第１主電極がドレイン、前記第２主電極がソース、前記制御電極がゲートである、請求項１から４のいずれか１項に記載の昇圧型スイッチングレギュレータ。

発明の詳細な説明【技術分野】
【０００１】
本開示は、昇圧型スイッチングレギュレータに関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来より、入力された直流電圧を昇圧して直流出力電圧として出力する昇圧型スイッチングレギュレータが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特許４９７４６５３号
【０００４】
［概要］
昇圧型スイッチングレギュレータでは、例えば、インダクタとローサイドトランジスタとしてのＮチャネル型ＭＯＳＦＥＴの接続点と出力端子の間にダイオードが接続されている。このダイオードに流れる電流がゼロになる前にＮチャネル型ＭＯＳＦＥＴがオンすると、Ｎチャネル型ＭＯＳＦＥＴの寄生バイポーラトランジスタの影響で、ダイオードに逆流電流が流れて、ダイオードを破壊してしまうおそれがある。
【０００５】
本開示の目的は、インダクタとローサイドトランジスタの接続点と出力端子の間に接続されたダイオードに流れる電流がゼロになる前にローサイドトランジスタがオンとなることを防止することができる昇圧型スイッチングレギュレータを提供することにある。
【０００６】
上述した課題を解決するために、本開示の一態様の昇圧型スイッチングレギュレータは、インダクタ、ローサイドトランジスタ、ダイオード、キャパシタ、出力端子、検出回路、制御部を備える。インダクタは、第１端が直流電源２に接続される。ローサイドトランジスタは、第１主電極がインダクタの第２端に接続され、第２主電極が基準電位に接続される。ダイオードは、インダクタの第２端とローサイドトランジスタの第１主電極の接続点にアノードが接続される。キャパシタは、ダイオードのカソードと基準電位との間に接続される。出力端子は、カソードとキャパシタの接続点に接続される。検出回路は、アノードの電圧信号に生じるリンギングを検出可能である。制御部は、ローサイドトランジスタの制御電極に接続され、検出回路の検出結果に基づきローサイドトランジスタのオンとオフを制御する。
【図面の簡単な説明】
【０００７】
図１は、実施形態に係る昇圧型スイッチングレギュレータの主要部の構成を示す回路図である。
図２は、実施形態に係る昇圧型スイッチングレギュレータの第１の動作を示すタイムチャートである。
図３は、実施形態に係る昇圧型スイッチングレギュレータの第２の動作を示すタイムチャートである。
【０００８】
［詳細な説明］
以下、実施形態に係る昇圧型スイッチングレギュレータ１について、図面を参照しながら詳細に説明する。ただし、図面は模式的なものであることに留意すべきである。
【０００９】
なお、以下で説明する実施形態は、包括的または具体的な例を示すものである。以下の実施形態で示される数値、構成要素、構成要素の設置位置及び接続形態は、一例であり、本開示に限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１０】
図１を参照して、実施形態に係る昇圧型スイッチングレギュレータ１の構成を説明する。図１は、実施形態に係る昇圧型スイッチングレギュレータ１の主要部の構成を示す回路図である。
（【００１１】以降は省略されています）

関連特許