TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2025168743
公報種別公開特許公報(A)
公開日2025-11-12
出願番号2024073459
出願日2024-04-30
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人 佐野特許事務所
主分類G01R 31/28 20060101AFI20251105BHJP(測定;試験)
要約【課題】ロジック回路の診断を通じてロジック回路の動作の信頼性を向上させる。
【解決手段】半導体装置(1)は、ロジック回路(110)と、ロジック回路にテストパターンを供給したときのロジック回路の出力データに基づき、ロジック回路が正常に動作可能な状態にあるかを診断する診断処理を行う診断回路(120)と、を備える。診断回路は、ロジック回路の動作条件を互いに異ならせた複数の診断処理を実行する。
【選択図】図2
特許請求の範囲【請求項1】
ロジック回路と、
前記ロジック回路にテストパターンを供給したときの前記ロジック回路の出力データに基づき、前記ロジック回路が正常に動作可能な状態にあるかを診断する診断処理を行うよう構成された診断回路と、を備え、
前記診断回路は、前記ロジック回路の動作条件を互いに異ならせた複数の診断処理を実行する
、半導体装置。
続きを表示(約 1,400 文字)【請求項2】
前記ロジック回路は、クロック信号に同期して動作するよう構成された順序回路を有し、
前記複数の診断処理は、第1診断処理、第2診断処理及び第3診断処理を含み、
前記診断回路は、前記第1診断処理~前記第3診断処理間において、前記ロジック回路の駆動電圧を互いに異ならせ且つ前記クロック信号の周波数を互いに異ならせる
、請求項1に記載の半導体装置。
【請求項3】
前記第1診断処理において、前記ロジック回路の駆動電圧は基準電圧であって且つ前記クロック信号の周波数は基準周波数であり、
前記第2診断処理において、前記ロジック回路の駆動電圧は前記基準電圧より低く且つ前記クロック信号の周波数は前記基準周波数より低く、
前記第3診断処理において、前記ロジック回路の駆動電圧は前記基準電圧より高く且つ前記クロック信号の周波数は前記基準周波数より高い
、請求項2に記載の半導体装置。
【請求項4】
前記複数の診断処理は、第4診断処理及び第5診断処理を更に含み、
前記第4診断処理において、前記ロジック回路の駆動電圧は前記基準電圧より低く且つ前記クロック信号の周波数は前記基準周波数より高く、
前記第5診断処理において、前記ロジック回路の駆動電圧は前記基準電圧より高く且つ前記クロック信号の周波数は前記基準周波数より低い
、請求項3に記載の半導体装置。
【請求項5】
前記ロジック回路は、クロック信号に同期して動作するよう構成された順序回路を有し、
前記複数の診断処理は、第1診断処理及び第2診断処理を含み、
前記診断回路は、前記第1診断処理及び前記第2診断処理間において、前記ロジック回路の駆動電圧を互いに異ならせ且つ前記クロック信号の周波数を互いに異ならせる
、請求項1に記載の半導体装置。
【請求項6】
前記第1診断処理における前記ロジック回路の駆動電圧より前記第2診断処理における前記ロジック回路の駆動電圧の方が高く、且つ、
前記第1診断処理における前記クロック信号の周波数より前記第2診断処理における前記クロック信号の周波数の方が高い
、請求項5に記載の半導体装置。
【請求項7】
前記診断回路は、前記複数の診断処理間において前記ロジック回路の駆動電圧を互いに異ならせる
、請求項1に記載の半導体装置。
【請求項8】
前記ロジック回路は、クロック信号に同期して動作するよう構成された順序回路を有し、
前記診断回路は、前記複数の診断処理間において前記クロック信号の周波数を互いに異ならせる
、請求項1に記載の半導体装置。
【請求項9】
当該半導体装置は前記ロジック回路を用いて電源装置の動作を制御するよう構成された電源制御装置であって、
前記電源装置は複数チャネルのレギュレータを有して、チャネルごとに入力電圧から出力電圧を生成する電力変換を実行可能に構成され、
前記診断回路は、前記複数の診断処理を通じて第1の結果データ又は第2の結果データを導出し、
当該半導体装置は、前記診断回路により前記第1の結果データが導出された後に各チャネルでの前記電力変換を開始させ、前記診断回路により前記第2の結果データが導出された場合、各チャネルでの前記電力変換を制止する
、請求項1~8の何れかに記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
回路のテスト容易化設計技術としてBIST(built-in self-test)が知られる。ロジック回路に対するBISTはロジックBISTと称されることがある。
【先行技術文献】
【特許文献】
【0003】
特開2020-165780号公報
【0004】
[概要]
ロジック回路を有し且つBISTが可能な半導体装置では、起動時にBISTによる診断にてロジック回路が正常に動作し得るかを確認する。但し、現状のBISTによる診断技術は、信頼性確保の観点から十分と言えないこともある。
【0005】
本開示の一態様に係る半導体装置は、ロジック回路と、前記ロジック回路にテストパターンを供給したときの前記ロジック回路の出力データに基づき、前記ロジック回路が正常に動作可能な状態にあるかを診断する診断処理を行うよう構成された診断回路と、を備え、前記診断回路は、前記ロジック回路の動作条件を互いに異ならせた複数の診断処理を実行する。
【図面の簡単な説明】
【0006】
図1は、本開示の実施形態に係る半導体装置と、その周辺の構成図である。
図2は、本開示の実施形態に係る半導体装置の一部ブロック図である。
図3は、本開示の実施形態に係る半導体装置の動作フローチャートである。
図4は、本開示の実施形態に係り、診断シーケンス動作のフローチャートである。
図5は、本開示の実施形態に属する第1実施例に係り、3つの診断動作条件の説明図である。
図6は、本開示の実施形態に属する第2実施例に係り、5つの診断動作条件の説明図である。
図7は、本開示の実施形態に属する第3実施例に係り、2つの診断動作条件の説明図である。
図8は、本開示の実施形態に属する第7実施例に係り、駆動電圧生成回路の構成図である。
図9は、本開示の実施形態に属する第7実施例に係り、制御信号と駆動電圧との関係図である。
図10は、本開示の実施形態に属する第7実施例に係り、制御信号を生成及び出力する回路の構成図である。
図11は、本開示の実施形態に属する第8実施例に係り、オシレータの構成図である。
図12は、本開示の実施形態に属する第8実施例に係り、制御信号とクロック周波数との関係図である。
図13は、本開示の実施形態に属する第8実施例に係り、制御信号を生成及び出力する回路の構成図である。
図14は、本開示の実施形態に属する第9実施例に係り、電源装置の概略構成図である。
図15は、本開示の実施形態に属する第9実施例に係り、電源装置の概略構成図である。
図16は、本開示の実施形態に属する第9実施例に係り、1つのレギュレータの構成図である。
【0007】
[詳細な説明]
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、機能部、回路、素子又は部品等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、機能部、回路、素子又は部品等の名称を省略又は略記することがある。例えば、後述の“VDD
HIGH
”によって参照されるハイ側電圧は(図5参照)、ハイ側電圧VDD
HIGH
と表記されることもあるし、電圧VDD
HIGH
と略記されることもあり得るが、それらは全て同じものを指す。
【0008】
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。グランドとは、基準となる0V(ゼロボルト)の電位を有する基準導電部(reference conductor)を指す又は0Vの電位そのものを指す。基準導電部は金属等の導体を用いて形成されて良い。0Vの電位をグランド電位と称することもある。本開示の実施形態において、特に基準を設けずに示される電圧はグランドから見た電位を表す。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。
【0009】
MOSFETに例示されるFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態(遮断状態)を指す。FETに分類されないトランジスタについても同様である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解される。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。また、特に記述なき限り、任意のMOSFETにおいて、バックゲートはソースに短絡されていると考えて良い。
【0010】
任意のスイッチを1以上のFET(電界効果トランジスタ)にて構成することができ、或るスイッチがオン状態のときには当該スイッチの両端間が導通する一方で或るスイッチがオフ状態のときには当該スイッチの両端間が非導通となる。以下、任意のトランジスタ又はスイッチについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。
(【0011】以降は省略されています)

この特許をJ-PlatPat(特許庁公式サイト)で参照する

関連特許

ローム株式会社
RAM
1か月前
ローム株式会社
電源装置
1か月前
ローム株式会社
光センサ
27日前
ローム株式会社
半導体装置
19日前
ローム株式会社
半導体装置
1か月前
ローム株式会社
半導体装置
1か月前
ローム株式会社
半導体装置
28日前
ローム株式会社
半導体装置
27日前
ローム株式会社
半導体装置
27日前
ローム株式会社
半導体装置
21日前
ローム株式会社
半導体装置
21日前
ローム株式会社
半導体装置
20日前
ローム株式会社
半導体装置
19日前
ローム株式会社
抵抗チップ
20日前
ローム株式会社
半導体装置
今日
ローム株式会社
半導体装置
今日
ローム株式会社
半導体装置
5日前
ローム株式会社
半導体装置
5日前
ローム株式会社
半導体装置
5日前
ローム株式会社
電源制御装置
今日
ローム株式会社
信号伝達装置
今日
ローム株式会社
半導体集積回路
14日前
ローム株式会社
自己診断システム
22日前
ローム株式会社
窒化物半導体装置
29日前
ローム株式会社
窒化物半導体装置
20日前
ローム株式会社
半導体パッケージ
20日前
ローム株式会社
半導体メモリ装置
7日前
ローム株式会社
モータドライバ回路
今日
ローム株式会社
検証装置及び検証方法
1か月前
ローム株式会社
半導体装置及び補正方法
1か月前
ローム株式会社
半導体装置、電子機器、車両
14日前
ローム株式会社
半導体装置、電子機器、車両
14日前
ローム株式会社
信号伝達装置、電子機器、車両
29日前
ローム株式会社
半導体装置および半導体装置の製造方法
5日前
ローム株式会社
半導体回路及び半導体回路のテスト方法
1か月前
ローム株式会社
電圧電流変換回路および半導体集積回路
14日前
続きを見る