特許ウォッチ

公開番号2025173378
公報種別公開特許公報(A)
公開日2025-11-27
出願番号2024078936
出願日2024-05-14
発明の名称半導体集積回路
出願人ローム株式会社
代理人個人,個人
主分類G05F 1/56 20060101AFI20251119BHJP(制御;調整)
要約【課題】経年変化による特性変動を抑制可能な半導体集積回路に提供にある。
【解決手段】メモリ130は、第1調整値CAL1を格納する。メイン回路110は、通常モードにおいて、メモリ130に格納された第1調整値CAL1に応じて調節されたメイン信号S1を発生する。予備回路120は、メイン回路110のレプリカであり、メイン回路110が故障したとき、または内部校正モードにおいて、メイン信号S1に相当する予備信号S2を生成可能である。第1スイッチSW1は、予備回路120の電源ラインに設けられ、メイン回路110が故障したとき、または内部校正モードにおいてオンとなる。補正回路140は、内部校正モードにおいて、メイン信号S1の特性が予備信号S2の特性に近づくように、第1調整値CAL1を生成し、メモリ130に格納する。
【選択図】図1
特許請求の範囲【請求項１】
第１調整値を格納するメモリと、
通常モードにおいて、前記メモリに格納された前記第１調整値に応じて調節されたメイン信号を発生するメイン回路と、
前記メイン回路のレプリカであり、前記メイン回路が故障したとき、または内部校正モードにおいて、前記メイン信号に相当する第１予備信号を生成可能である第１予備回路と、
前記第１予備回路の電源ラインに設けられ、前記メイン回路が故障したとき、または前記内部校正モードにおいてオンとなる第１スイッチと、
前記内部校正モードにおいて、前記メイン信号の特性が前記第１予備信号の特性に近づくように、前記第１調整値を生成し、前記メモリに格納する補正回路と、
を備える、半導体集積回路。
続きを表示（約 920 文字）【請求項２】
前記外部校正モードにおいて、外部から前記メイン信号に相当する外部校正信号を受けるための入力端子をさらに備え、
前記メモリは、第２調整値を格納可能であり、
前記第１予備回路は、前記メモリに格納された前記第２調整値に応じて調節された前記第１予備信号を生成可能に構成されており、
前記補正回路は、前記外部校正モードにおいて、前記メイン信号が前記外部校正信号に近づくように前記第１調整値を最適化し、前記第１予備信号が前記外部校正信号に近づくように前記第２調整値を最適化し、最適化した前記第１調整値および前記第２調整値を前記メモリに格納する、請求項１に記載の半導体集積回路。
【請求項３】
前記メイン回路の電源ラインに設けられ、前記第１スイッチのレプリカである第２スイッチをさらに備える、請求項１または２に記載の半導体集積回路。
【請求項４】
前記補正回路の電源ラインに設けられ、前記補正回路の動作時にオンとされる第３スイッチをさらに備える、請求項１または２に記載の半導体集積回路。
【請求項５】
前記メモリは、第３調整値を格納可能であり、
前記半導体集積回路は、
前記メイン回路のレプリカであり、前記メイン回路が故障したとき、または前記内部校正モードにおいて、前記第３調整値に応じて調節された、前記メイン信号に相当する第２予備信号を生成可能である第２予備回路をさらに備え、
前記補正回路は、前記内部校正モードにおいて、前記第２予備信号の特性が前記第１予備信号の特性に近づくように、前記第３調整値を生成し、前記メモリに格納する、請求項１または２に記載の半導体集積回路。
【請求項６】
前記メイン回路および前記第１予備回路は、基準電圧源、電圧レギュレータまたは基準電流源であり、前記特性は、電圧レベルまたは電流量である、請求項１または２に記載の半導体集積回路。
【請求項７】
前記メイン回路および前記第１予備回路は、オシレータであり、前記特性は周波数である、請求項１または２に記載の半導体集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体集積回路に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
半導体集積回路に集積化される基準電圧源や基準電流源、基準発振器などのリファレンス回路の高精度化が進んでいる。これらのリファレンス回路は、様々な理由により時間の経過とともにその特性（電圧値、電流値、発振周波数）がドリフトする。
【０００３】
ドリフトの原因は、機械的ストレスや、半導体集積回路にかかる電圧や電流による電気的ストレスが挙げられる。それらストレスに、温度や湿度などの環境要因が加わることにより、その電気的特性の経年変化の進行が加速する。
【０００４】
特に回路のトランジスタに電気的バイアスがかかっている状態は、回路特性が経年変化する主要因である。電気的バイアスは、TDDB（Time Dependant Dielectric Breakdown：酸化膜（絶縁膜）経時破壊）や、ホットエレクトロン注入によるホットキャリア、NBTI（Negative Bias Temperature Instability）などの要因で特性変化を引き起こす。また、配線などもエレクトロマイグレーションやイオンマイグレーションによる金属線の断線や短絡する過程での抵抗値変化により、回路特性へ経年変化として影響が出る。
【０００５】
半導体集積回路の経年変化による特性変動や破壊は、車載機器、産業機器、医療機器、航空宇宙機器、軍用向け機器（民生機器でも人命にかかわる製品など）などの、高い安全性・信頼性が要求される用途で大きな問題となる。
【０００６】
高い安全性が求められる装置やシステムでは、機能安全として冗長系による安全性を高める手法が用いられる。たとえばＡＳＩＬ（Automotive Safety Integrity Level、自動車安全水準）では、安全レベルの最も高いデザインでＴＭＲ（Triple Module Redundancy：３重冗長系）やＤＭＲ（Dual-Mode Redundancy：２重冗長系）が用いられる。
【先行技術文献】
【特許文献】
【０００７】
特開２０１７－２０８６６７号公報
【０００８】
［概要］
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、経年変化による特性変動を抑制可能な半導体集積回路の提供にある。
【０００９】
一実施形態に係る半導体集積回路は、第１調整値を格納するメモリと、通常モードにおいて、メモリに格納された第１調整値に応じて調節されたメイン信号を発生するメイン回路と、メイン回路のレプリカであり、メイン回路が故障したとき、または内部校正モードにおいて、メイン信号に相当する第１予備信号を生成可能である第１予備回路と、第１予備回路の電源ラインに設けられ、メイン回路が故障したとき、または内部校正モードにおいてオンとなる第１スイッチと、内部校正モードにおいて、メイン信号の特性が第１予備信号の特性に近づくように、第１調整値を生成し、メモリに格納する補正回路と、を備える。
【００１０】
なお、以上の構成要素を任意に組み合わせたもの、本開示の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本開示の態様として有効である。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許