特許ウォッチ

公開番号2025174087
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2024080141
出願日2024-05-16
発明の名称定電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 1/56 20060101AFI20251120BHJP(制御;調整)
要約【課題】安定出力と高速起動を両立する。
【解決手段】定電圧生成回路1は、デプレッション型の第1出力トランジスタDMとエンハンスメント型の第2出力トランジスタEMとを用いて入力電圧VINから一定の出力電圧VOUTを生成する出力回路10と、出力電圧VOUTの平滑化を行うキャパシタC1と、出力電圧VOUTに応じて平滑化の有効/無効を切り替える切替回路29を備える。
【選択図】図6
特許請求の範囲【請求項１】
デプレッション型の第１出力トランジスタとエンハンスメント型の第２出力トランジスタとを用いて入力電圧から一定の出力電圧を生成するように構成された出力回路と、
前記出力電圧の平滑化を行うように構成されたキャパシタと、
前記出力電圧又は前記出力電圧に依存して変動するノード電圧に応じて前記平滑化の有効／無効を切り替えるように構成された切替回路と、
を備える、定電圧生成回路。
続きを表示（約 1,100 文字）【請求項２】
前記切替回路は、前記出力電圧又は前記ノード電圧が閾値電圧よりも低いときに前記平滑化を無効として、前記出力電圧又は前記ノード電圧が前記閾値電圧よりも高いときに前記平滑化を有効とする、請求項１に記載の定電圧生成回路。
【請求項３】
前記切替回路は、前記キャパシタに直列接続された第１トランジスタを含み、前記出力電圧又は前記ノード電圧が前記閾値電圧よりも低いときに第１トランジスタをオフ状態として、前記出力電圧又は前記ノード電圧が前記閾値電圧よりも高いときに前記第１トランジスタをオン状態とする、請求項２に記載の定電圧生成回路。
【請求項４】
前記切替回路は、前記キャパシタに直列接続された抵抗又は電流源をさらに含む、請求項２に記載の定電圧生成回路。
【請求項５】
前記切替回路は、前記閾値電圧にヒステリシスを付与するように構成されたヒステリシス付与回路をさらに含む、請求項２に記載の定電圧生成回路。
【請求項６】
前記ヒステリシス付与回路は、制御電極に前記出力電圧又は前記ノード電圧が印加されるように構成された第２トランジスタと、前記第２トランジスタに流れる電流信号を電圧信号に変換するように構成された電流／電圧変換回路と、前記電圧信号の入力を受けるように構成されたシュミットバッファと、を含み、前記切替回路は、前記シュミットバッファの出力信号に応じて前記第１トランジスタのオン／オフ状態を切り替える、請求項５に記載の定電圧生成回路。
【請求項７】
前記出力回路は、第１主電極が前記入力電圧の印加端に接続されて第２主電極が前記出力電圧の印加端との間に接続されて制御電極が前記第２出力トランジスタの第１主電極に接続された第３出力トランジスタをさらに含む、請求項１に記載の定電圧生成回路。
【請求項８】
前記第２出力トランジスタの制御電極は、直接的に又は抵抗分圧回路を介して前記出力電圧の印加端に接続される、請求項１に記載の定電圧生成回路。
【請求項９】
前記出力回路は、
前記第１出力トランジスタの制御電極と第２主電極との間に接続された第１抵抗と、
前記第２出力トランジスタに接続されて前記第１抵抗に流れる電流と同値の電流が流されるように構成された第２抵抗と、
をさらに含み、
前記第２出力トランジスタの制御電極と第２主電極との間における電極間電圧と前記第２抵抗の両端間電圧とが足し合わされた電圧又はこれに応じた電圧を前記出力電圧として出力する、請求項１に記載の定電圧生成回路。
【請求項１０】
前記ノード電圧は、前記出力電圧の分圧電圧である、請求項１～９のいずれかに記載の定電圧生成回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
従来、定電圧生成回路の一種として、デプレッション型のＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］とエンハンスメント型のＮＭＯＳＦＥＴとを組み合わせたＥＤ型定電圧源が広く一般に知られている。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人により提案される特許文献１及び２を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２１／１７２００１号
国際公開第２０２１／２４１２５７号
【０００５】
［概要］
従来の定電圧生成回路は、安定出力と高速起動との両立について検討の余地があった。
【０００６】
例えば、本開示に係る定電圧生成回路は、デプレッション型の第１出力トランジスタとエンハンスメント型の第２出力トランジスタとを用いて入力電圧から一定の出力電圧を生成するように構成された出力回路と、前記出力電圧の平滑化を行うように構成されたキャパシタと、前記出力電圧又は前記出力電圧に依存して変動するノード電圧に応じて前記平滑化の有効／無効を切り替えるように構成された切替回路と、を備える。
【図面の簡単な説明】
【０００７】
図１は、定電圧生成回路の第１比較例を示す図である。
図２は、入力変動時の出力変動が発生する様子を示す図である。
図３は、定電圧生成回路の第２比較例を示す図である。
図４は、入力変動時の出力変動が抑制される様子を示す図である。
図５は、第２比較例の起動挙動を示す図である。
図６は、定電圧生成回路の第１実施形態を示す図である。
図７は、第１実施形態の起動挙動を示す図である。
図８は、定電圧生成回路の第２実施形態を示す図である。
図９は、定電圧生成回路の第３実施形態を示す図である。
図１０は、定電圧生成回路の第４実施形態を示す図である。
図１１は、定電圧生成回路の第５実施形態を示す図である。
図１２は、定電圧生成回路の第６実施形態を示す図である。
図１３は、定電圧生成回路の第７実施形態を示す図である。
図１４は、定電圧生成回路の第８実施形態を示す図である。
図１５は、定電圧生成回路の第９実施形態を示す図である。
【０００８】
［詳細な説明］
＜第１比較例＞
図１は、定電圧生成回路１の第１比較例（後出の実施形態と対比される基本構成）を示す図である。本比較例の定電圧生成回路１は、いわゆるＥＤ型基準電圧源である。本図に即して述べると、定電圧生成回路１は、トランジスタＤＭ及びＥＭを備える。トランジスタＤＭは、例えば、デプレッション型のＮＭＯＳＦＥＴであってもよい。トランジスタＤＭは、第１出力トランジスタとして理解され得る。トランジスタＥＭは、例えば、エンハンスメント型のＮＭＯＳＦＥＴであってもよい。トランジスタＥＭは、第２出力トランジスタとして理解され得る。
【０００９】
なお、デプレッション型とは、ゲート・ソース間電圧が０Ｖであってもドレイン電流が流れるものを指す。一方、エンハンスメント型とは、ゲート・ソース間電圧が０Ｖであるときにはドレイン電流が流れないものを指す。
【００１０】
トランジスタＤＭのドレインは、入力電圧ＶＩＮの印加端に接続される。トランジスタＥＭのソース及びバックゲートは、接地電圧ＧＮＤの印加端（＝接地端）に接続される。トランジスタＤＭのゲート、ソース及びバックゲート、並びに、トランジスタＥＭのゲート及びドレインは、ノード電圧Ｖｘの印加端に接続される。ノード電圧Ｖｘの印加端は、出力電圧ＶＯＵＴの印加端に接続される。
（【００１１】以降は省略されています）

関連特許