特許ウォッチ

公開番号2025160771
公報種別公開特許公報(A)
公開日2025-10-23
出願番号2024063545
出願日2024-04-10
発明の名称半導体パッケージ
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/00 20060101AFI20251016BHJP(基本的電気素子)
要約【課題】小型化を図ること。
【解決手段】抵抗チップ10は、第1電極41および第2電極42を含む複数の電極40が設けられた第1素子面11と、第1素子面11とは反対側の第2素子面12と、を含む。抵抗チップ10は、実装部材110の実装面111に実装される。封止樹脂160は、実装面111に実装された抵抗チップ10を封止する。抵抗チップ10は、チップ基板21と、絶縁体22と、抵抗層30と、を含む。チップ基板21は、第1基板面21S、および第1基板面21Sとは反対側にあって第2素子面12を構成する第2基板面21Rを含む。絶縁体22は、第1基板面21Sに設けられている。抵抗層30は、絶縁体22内に設けられている。抵抗層30は、第1電極41と第2電極42との間に接続されている。抵抗チップ10は、第1素子面11と実装面111とが抵抗チップ10の厚さ方向に対向した状態で実装面111に実装されている。
【選択図】図4
特許請求の範囲【請求項１】
第１電極および第２電極を含む複数の電極が設けられた第１素子面と、前記第１素子面とは反対側の第２素子面と、を含む抵抗チップと、
前記抵抗チップが実装される実装面を含む実装部材と、
前記実装面に実装された状態の前記抵抗チップを封止している封止樹脂と、
第１外部端子および第２外部端子と、
を含み、
前記抵抗チップは、
第１基板面、および前記第１基板面とは反対側にあって前記第２素子面を構成する第２基板面を含むチップ基板と、
前記第１基板面に設けられた絶縁体と、
前記絶縁体内に設けられた抵抗層と、
を含み、
前記抵抗層は、前記第１電極と前記第２電極との間に接続されており、
前記抵抗チップは、前記第１素子面と前記実装面とが前記抵抗チップの厚さ方向に対向した状態で前記実装面に実装されている、
半導体パッケージ。
続きを表示（約 1,500 文字）【請求項２】
前記第１素子面と前記実装面の間に設けられ、前記第１電極と前記第１外部端子とを電気的に接続するのに用いられる第１接続部材と、
前記第１素子面と前記実装面の間に設けられ、前記第２電極と前記第２外部端子とを電気的に接続するのに用いられる第２接続部材と、
を含む、
請求項１に記載の半導体パッケージ。
【請求項３】
前記複数の電極は第３電極を含み、
前記第３電極と電気的に接続されるアンプチップを含み、
前記アンプチップは、前記封止樹脂に封止されている、
請求項２に記載の半導体パッケージ。
【請求項４】
前記アンプチップは、第１素子面と、前記第１素子面と反対側の第２素子面とを含み、
前記アンプチップは、前記アンプチップの前記第１素子面と前記実装面とが前記アンプチップの厚さ方向に対向した状態で前記実装面に実装されている、
請求項３に記載の半導体パッケージ。
【請求項５】
前記実装部材は、複数のリードを含み、
前記複数のリードは、第１リードおよび第２リードを含み、
前記第１接続部材は、前記第１リードと前記第１電極とを電気的に接続し、
前記第２接続部材は、前記第２リードと前記第２電極とを電気的に接続する、
請求項３に記載の半導体パッケージ。
【請求項６】
前記第１リードは、
前記封止樹脂に埋め込まれた部分であって前記第１電極と対向する第１内部リードと、
前記封止樹脂の側面から側方に突出している部分であって前記第１外部端子を構成する第１外部リードと、
を含み、
前記第２リードは、
前記封止樹脂に埋め込まれた部分であって前記第２電極と対向する第２内部リードと、
前記封止樹脂の側面から側方に突出している部分であって前記第２外部端子を構成する第２外部リードと、
を含む、
請求項５に記載の半導体パッケージ。
【請求項７】
前記複数のリードは、前記第３電極と前記アンプチップとの間に接続された中間リードを含む、
請求項５に記載の半導体パッケージ。
【請求項８】
前記実装部材は、
前記実装面と、前記実装面と反対側の裏面と、を含む絶縁基板と、
前記絶縁基板に設けられた複数の配線部材と、
を含み、
前記複数の配線部材は、
前記第１接続部材に電気的に接続されている第１配線部材と、
前記第２接続部材に電気的に接続されている第２配線部材と、
を含み、
前記第１配線部材は、前記絶縁基板の前記裏面に設けられた前記第１外部端子を含み、
前記第２配線部材は、前記絶縁基板の前記裏面に設けられた前記第２外部端子を含む、
請求項３に記載の半導体パッケージ。
【請求項９】
前記第１配線部材および前記第２配線部材は、
前記実装面に設けられた第１配線部と、
前記裏面に設けられた第２配線部と、
前記第１配線部と前記第２配線部とを電気的に接続する貫通配線部と、
を含み、
前記第１配線部材の前記第２配線部は前記第１外部端子を構成し、
前記第２配線部材の前記第２配線部は前記第２外部端子を構成し、
請求項８に記載の半導体パッケージ。
【請求項１０】
前記第１外部端子に接続された第１接合部材と、
前記第２外部端子に接続された第２接合部材と、
を含む、
請求項８に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体パッケージに関するものである。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
従来、抵抗分圧により高電圧を検出する半導体装置が知られている。たとえば、特許文献１は高圧ダイパッドに実装された抵抗素子と、低圧ダイパッドに実装された半導体素子と、を備えた半導体装置を開示する。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０２２／１７６９６３号
【０００４】
［概要］
上記のような半導体装置では、小型化が望まれている。
【０００５】
本開示の一態様である半導体パッケージは、第１電極及び第２電極を含む複数の電極が設けられた第１素子面と、前記第１素子面とは反対側の第２素子面と、を有する抵抗チップと、前記抵抗チップが実装される実装面を有する実装部材と、前記実装面に実装された状態の前記抵抗チップを封止している封止樹脂と、第１外部端子及び第２外部端子と、を含み、前記抵抗チップは、第１基板面、及び前記第１基板面とは反対側にあって前記第２素子面を構成する第２基板面を有するチップ基板と、前記第１基板面に設けられた絶縁体と、前記絶縁体内に設けられた抵抗層と、を含み、前記抵抗層は、前記第１電極と前記第２電極との間に接続されており、前記抵抗チップは、前記第１素子面と前記実装面とが前記抵抗チップの厚さ方向に対向した状態で前記実装面に実装されている。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る半導体パッケージの一例を示す概略平面図である。
図２は、図１の半導体パッケージの一例を示す概略裏面図である。
図３は、図２の半導体パッケージの概略断面図である。
図４は、図２の半導体パッケージの概略断面図である。
図５は、図１の半導体パッケージの電気的構成の一例を示す回路図である。
図６は、図１の抵抗チップの一例を示す概略平面図である。
図７は、図６の抵抗チップの概略断面図である。
図８は、変更例の半導体パッケージを示す概略断面図である。
図９は、変更例の半導体パッケージを示す概略断面図である。
図１０は、第２実施形態に係る半導体パッケージの一例を示す概略平面図である。
図１１は、図１０の半導体パッケージの概略断面図である。
図１２は、図１０の半導体パッケージの概略断面図である。
図１３は、第３実施形態に係る半導体パッケージの一例を示す概略平面図である。
図１４は、図１３の半導体パッケージの概略断面図である。
図１５は、第４実施形態に係る半導体パッケージの一例を示す概略平面図である。
図１６は、図１５の半導体パッケージの概略断面図である。
図１７は、第５実施形態に係る半導体パッケージの一例を示す概略平面図である。
図１８は、図１７の半導体パッケージの概略断面図である。
図１９は、第６実施形態に係る半導体パッケージの一例を示す概略平面図である。
図２０は、図１９の半導体パッケージの概略断面図である。
図２１は、図１０のアンプチップおよび接続部材を示す概略平面図である。
図２２は、図１０の抵抗チップおよび接続部材を示す概略平面図である。
図２３は、変更例の半導体パッケージを示す概略断面図である。
図２４は、変更例の半導体パッケージを示す概略断面図である。
図２５は、変更例の抵抗チップを示す概略断面図である。
図２６は、変更例の抵抗チップを示す概略断面図である。
図２７は、変更例の抵抗チップを示す概略断面図である。
図２８は、変更例の抵抗チップを示す概略断面図である。
図２９は、変更例の抵抗チップを示す概略断面図である。
図３０は、変更例の抵抗チップを示す概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示の半導体パッケージのいくつかの実施形態を説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本開示で使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示で使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示で使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
（第１実施形態）
図１から図７を参照して、第１実施形態の半導体パッケージ１００について説明する。
図１は、第１実施形態に係る半導体パッケージ１００の平面構造の一例を示している。図２は、図１の半導体パッケージの一例を示している。図２では、封止樹脂１６０を透過して、抵抗チップ１０、アンプチップ６０、および実装部材１１０を示している。図３は、図２の半導体パッケージ１００の断面構造の一例示し、抵抗チップ１０および実装部材１１０を示している。図３では、抵抗層３０は、第１電極４１と第３電極４３との間に接続された１つの部材として示されている。図４は、図２の半導体パッケージ１００の断面構造の一例を示し、抵抗チップ１０とアンプチップ６０との接続を示している。図４では、抵抗層３０は、第１電極４１と第２電極４２との間に接続された１つの部材として示されている。本開示において使用される「平面視」という用語は、図１に示されるＸＹＺ軸のＺ軸方向に半導体パッケージ１００を視ることを言う。
（【００１１】以降は省略されています）

関連特許