特許ウォッチ

公開番号2025157919
公報種別公開特許公報(A)
公開日2025-10-16
出願番号2024060275
出願日2024-04-03
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類G01R 15/20 20060101AFI20251008BHJP(測定;試験)
要約【課題】配線のスペースの増加を抑制すること。
【解決手段】半導体装置10は、第1基板面20Sと、第1基板面20Sとは反対側の第2基板面を含む基板20と、第1基板面20Sに設けられた第1配線パターン31と、第1配線パターン31に流れる電流を検出するのに用いられるセンサチップ50と、を含む。第1配線パターン31は、所定の幅を有する検出パターン43を含む。センサチップ50は、検出パターン43を跨るように配置された状態で第1基板面20Sに実装されている。センサチップ50は、検出パターン43に流れる電流によって生じる磁界を検出する検出素子としての第1検出素子51および第2検出素子52を含む。
【選択図】図6
特許請求の範囲【請求項１】
第１基板面と、前記第１基板面とは反対側の第２基板面を含む基板と、
前記第１基板面に設けられた第１配線パターンを含む配線パターンと、
前記配線パターンに流れる電流を検出するのに用いられるセンサチップと、
を含み、
前記第１配線パターンは、所定の幅を有する検出パターンを含み、
前記センサチップは、前記検出パターンを跨るように配置された状態で前記第１基板面に実装されており、
前記センサチップは、前記検出パターンに流れる電流によって生じる磁界を検出する検出素子を含む
半導体装置。
続きを表示（約 1,200 文字）【請求項２】
前記検出素子は、前記基板の厚さ方向から視て前記検出パターンに対して前記検出パターンの幅方向の両側に設けられ、前記検出パターンを介して前記幅方向に対向配置された第１検出素子および第２検出素子を含む
請求項１に記載の半導体装置。
【請求項３】
前記基板の厚さ方向において、前記センサチップと前記検出パターンとの間には隙間が設けられている
請求項１に記載の半導体装置。
【請求項４】
前記基板の厚さ方向における前記検出素子と前記検出パターンとの間の距離は、前記検出パターンの厚さよりも小さい
請求項３に記載の半導体装置。
【請求項５】
前記第１配線パターンは、
第１方向に延びている第１パターンと、
前記第１パターンに対して前記第１方向に離隔した位置に設けられ、前記第１方向に延びている第２パターンと、
前記第１パターンと前記第２パターンとの間に設けられ、前記第１パターンと前記第２パターンとを接続している前記検出パターンと、
を含み、
前記第１パターンは、前記基板の厚さ方向から視て前記第１方向と直交する第２方向の長さである第１幅を有し、
前記第２パターンは、前記第２方向の長さである第２幅を有し、
前記検出パターンは、前記第２方向の長さである接続幅を有し、
前記接続幅は、前記第１幅および前記第２幅よりも狭く、
前記センサチップは、前記検出パターンを跨るように配置された状態で前記第１基板面に実装されている
請求項１に記載の半導体装置。
【請求項６】
前記検出パターンの前記第１方向の長さは、前記第１パターンの前記第１方向の長さおよび前記第２パターンの前記第１方向の長さよりも短い
請求項５に記載の半導体装置。
【請求項７】
前記第１パターンは、
前記第１幅を有する第１部分と、
前記第１部分から前記検出パターンに向けて幅狭となる第２部分と、
を含む
請求項５に記載の半導体装置。
【請求項８】
前記第２パターンは、
前記第２幅を有する第１部分と、
前記第１部分から前記検出パターンに向けて幅狭となる第２部分と、
を含む
請求項５に記載の半導体装置。
【請求項９】
前記センサチップは、複数の端子を含み、
前記検出パターンの前記第２方向に設けられたスペースに前記複数の端子が配置されるように、前記センサチップが配置されている
請求項５に記載の半導体装置。
【請求項１０】
前記第１方向から視て、前記複数の端子は、前記第１パターンおよび前記第２パターンの外縁よりも内側に配置されている
請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１には、第１磁界検出部および第２磁界検出部を含み、プリント基板の配線に流れる電流によって生じる磁界を検出する磁界センサが開示されている。配線は、往路部、往路部とは逆向きの電流が流れる復路部、および往路部と復路部とを連結する連結部を含む。そして、磁界センサは、第１磁界検出部が往路部の磁界を検出し、第２磁界検出部が復路部の磁界を検出するように配置されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－８５７１１号公報
【０００４】
［概要］
特許文献１の磁界センサでは、配線の電流を検出するために電流が互いに逆向きに流れるように往路部および復路部を設ける必要があるため、配線のスペースを大きくとる必要がある。
【０００５】
本開示の一態様の半導体装置は、第１基板面と、前記第１基板面とは反対側の第２基板面を含む基板と、前記第１基板面に設けられた第１配線パターンを含む配線パターンと、前記配線パターンに流れる電流を検出するのに用いられるセンサチップと、を含み、前記第１配線パターンは、所定の幅を有する検出パターンを含み、前記センサチップは、前記検出パターンを跨るように配置された状態で前記第１基板面に実装されており、前記センサチップは、前記検出パターンに流れる電流によって生じる磁界を検出する検出素子を含む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る例示的な半導体装置の概略斜視図である。
図２は、図１の半導体装置の基板の概略側面図である。
図３は、図１の半導体装置の基板について、図２とは異なる方向から視た概略側面図である。
図４は、図１の基板に設けられた配線パターンの概略平面図である。
図５は、図１の半導体装置におけるセンサチップおよびその周辺を拡大した概略平面図である。
図６は、図５のＦ６－Ｆ６線で半導体装置を切断した概略断面図である。
図７は、図６のセンサチップを拡大した概略断面図である。
図８は、図６のセンサチップの回路構成を示す概略回路図である。
図９は、第１実施形態の半導体装置を適用したインバータ装置の回路構成を示す概略回路図である。
図１０は、図９のインバータ装置のうち半導体装置およびその周辺を拡大したの概略平面図である。
図１１は、第２実施形態に係る例示的な半導体装置について、センサチップおよびその周辺を拡大した概略平面図である。
図１２は、第３実施形態に係る例示的な半導体装置について、センサチップおよびその周辺を拡大した概略平面図である。
図１３は、図１２のＦ１３－Ｆ１３線でセンサチップを切断した概略断面図である。
図１４は、変更例の半導体装置の概略斜視図である。
図１５は、図１４の半導体装置の基板の概略側面図である。
図１６は、図１４の半導体装置の基板について、図１５とは異なる方向から視た概略側面図である。
図１７は、変更例の半導体装置における配線パターンの概略平面図である。
図１８は、変更例の半導体装置における配線パターンの概略平面図である。
図１９は、変更例の半導体装置について、センサチップおよびその周辺を拡大した概略断面図である。
図２０は、変更例の半導体装置におけるセンサチップおよびその周辺を拡大した概略平面図である。
図２１は、変更例の半導体装置の概略平面図である。
図２２は、変更例の半導体装置の概略平面図である。
図２３は、変更例の半導体装置について、センサチップの概略平面図である。
図２４は、図２３のＦ２４－Ｆ２４線でセンサチップを切断した概略断面図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示における半導体装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するものに過ぎず、本開示を制限するものとみなされるべきではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本開示において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本開示において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本開示において使用される「Ａの寸法（幅、長さ）がＢの寸法（幅、長さ）と等しい」または「Ａの寸法（幅、長さ）とＢの寸法（幅、長さ）とが互いに等しい」とは、Ａの寸法（幅、長さ）とＢの寸法（幅、長さ）との差が例えばＡの寸法（幅、長さ）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許