特許ウォッチ

公開番号2025154566
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024057638
出願日2024-03-29
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 89/00 20250101AFI20251002BHJP()
要約【課題】検温精度の向上を図ることができる半導体装置を提供する。
【解決手段】半導体装置1は、第1主面3を有するチップと、主面に設定された検温領域において第1方向Xに間隔を空けて配列された複数のダイオードトレンチ構造と、隣り合う複数のダイオードトレンチ構造により挟まれて形成されたメサ部に形成され、pn接合部を有する単位ダイオードと、単位ダイオードを有する感温ダイオードとを含む。感温ダイオードが、2つの単位ダイオードを有する第1ダイオードDi1と、2つの単位ダイオードを有し、第1ダイオードDi1から電気的に分離するように形成された第2ダイオードDi2と、第1ダイオードDi1および第2ダイオードDi2を直列に接続する第1接続配線構造150とを含む。
【選択図】図15A
特許請求の範囲【請求項１】
主面を有するチップと、
前記主面に設定された検温領域において前記主面に沿う第１方向に間隔を空けて配列され、前記第１方向に交差する第２方向に帯状に延びる複数のダイオードトレンチ構造であって、絶縁体を挟んで第１トレンチ内に上下方向に埋設された上電極および下電極を含む電極構造を有する複数のダイオードトレンチ構造と、
隣り合う複数の前記ダイオードトレンチ構造により挟まれて形成されたメサ部に形成され、ｐｎ接合部を有する単位ダイオードと、
前記単位ダイオードを有する感温ダイオードとを含み、
前記感温ダイオードが、
少なくとも１つの前記単位ダイオードを有する第１ダイオードと、
少なくとも１つの前記単位ダイオードを有し、前記第１ダイオードから電気的に分離するように形成された第２ダイオードと、
前記第１ダイオードおよび前記第２ダイオードを直列に接続する第１接続配線構造とを含む、半導体装置。
続きを表示（約 1,300 文字）【請求項２】
前記第１ダイオードおよび前記第２ダイオードの少なくとも一方が、複数の前記単位ダイオードを含む、請求項１に記載の半導体装置。
【請求項３】
前記第１接続配線構造が、前記第１ダイオードおよび前記第２ダイオードの一方と、前記第１ダイオードおよび前記第２ダイオードのカソードとを電気的に接続する接続配線を含む、請求項１に記載の半導体装置。
【請求項４】
前記第１ダイオードおよび前記第２ダイオードのアノードに電気的に接続されたアノード配線と、
前記第１ダイオードおよび前記第２ダイオードのカソードに電気的に接続されたカソード配線と、
前記主面の表層部に形成された第１導電型のドリフト領域と、
前記検温領域において、前記ドリフト領域の前記主面側の表層部に形成された第２導電型のボディ領域とをさらに含み、
前記ダイオードトレンチ構造が、前記主面から前記ボディ領域を通って前記ドリフト領域に達するように形成されており、
前記アノード配線と前記ドリフト領域とを電気的に接続する第２接続配線構造をさらに含む、請求項３に記載の半導体装置。
【請求項５】
前記第２接続配線構造が、前記アノード配線に接続された接続パッド配線と、前記接続パッド配線と前記ドリフト領域とを電気的に接続する複数の接続ビア電極とを含む、請求項４に記載の半導体装置。
【請求項６】
前記第１ダイオードおよび前記第２ダイオードのアノードに電気的に接続されたアノード配線と、
前記第１ダイオードおよび前記第２ダイオードのカソードに電気的に接続されたカソード配線とをさらに含み、
前記接続配線が、前記アノード配線によって前記第２方向に挟まれている、請求項３に記載の半導体装置。
【請求項７】
前記接続配線が、前記カソード配線を前記第２方向に挟んでいる、請求項６に記載の半導体装置。
【請求項８】
前記接続配線が、第１配線層に含まれる下配線と、前記下配線に電気的に接続され、前記第１配線層よりも上方に配置された第２配線層に含まれる上配線とを含む、請求項３～７のいずれか一項に記載の半導体装置。
【請求項９】
前記主面の表層部に形成された第１導電型のドリフト領域と、
前記検温領域において、前記ドリフト領域の前記主面側の表層部に形成された第２導電型のボディ領域とをさらに含み、
前記ダイオードトレンチ構造が、前記主面から前記ボディ領域を通って前記ドリフト領域に達するように形成されており、
前記ボディ領域が、前記ドリフト領域と同電位に固定されている、請求項１に記載の半導体装置。
【請求項１０】
前記単位ダイオードが、前記ボディ領域に形成された第２導電型のアノード領域、および前記アノード領域と前記ｐｎ接合部を形成するように前記ボディ領域に形成された第１導電型のカソード領域を含む、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,600 文字）【背景技術】
【０００２】
特許文献１は、第１主面を有するチップと、第１主面に設けられたダイオード領域と、ダイオード領域において第１主面に間隔を空けて形成された複数のダイオードトレンチ構造と、複数のダイオードトレンチ構造の間の領域においてｐｎ接合部を有するダイオードとを含む、半導体装置を開示している。
【先行技術文献】
【特許文献】
【０００３】
国際公開２０２３／００２７６７号
【０００４】
［概要］
本開示の一実施形態は、検温精度の向上を図ることができる半導体装置を提供する。
【０００５】
本開示の一実施形態は、主面を有するチップと、前記主面に設定された検温領域において前記主面に沿う第１方向に間隔を空けて配列され、前記第１方向に交差する第２方向に帯状に延びる複数のダイオードトレンチ構造であって、絶縁体を挟んでトレンチ内に上下方向に埋設された上電極および下電極を含む電極構造を有する複数のダイオードトレンチ構造と、隣り合う複数の前記ダイオードトレンチ構造により挟まれて形成されたメサ部に形成され、ｐｎ接合部を有する単位ダイオードと、前記単位ダイオードを有する感温ダイオードとを含む、半導体装置を提供する。前記感温ダイオードが、少なくとも１つの前記単位ダイオードを有する第１ダイオードと、少なくとも１つの前記単位ダイオードを有し、前記第１ダイオードから電気的に分離するように形成された第２ダイオードと、前記第１ダイオードおよび前記第２ダイオードを直列に接続する第１接続配線構造とを含んでいてもよい。
【図面の簡単な説明】
【０００６】
図１は、本開示の第１実施形態に係る半導体装置の模式的な平面図である。
図２は、図１に示すII-II線に沿う断面図である。
図３は、図１に示す半導体装置の電気的構成を示す概略回路図である。
図４は、出力トランジスタの構成を示す概略回路図である。
図５は、図４に示す過熱保護回路の構成を示す概略回路図である。
図６は、図１に示す出力領域を示す平面図である。
図７は、図６の一点鎖線VIIで囲まれた領域の拡大図である。
図８は、図６の一点鎖線VIIで囲まれた領域の更なる拡大図である。
図９は、図７に示すIX-IX線に沿う断面図である。
図１０は、図７に示すX-X線に沿う断面図である。
図１１は、図７に示すXI-XI線に沿う断面図である。
図１２は、図７に示すXII-XII線に沿う断面図である。
図１３は、図７に示すXIII-XIII線に沿う断面図である。
図１４は、図６の一点鎖線XIVで囲まれた領域の拡大図である。
図１５Ａは、第１配線層のレイアウトを示す平面図であり、図１４に対応する図である。
図１５Ｂは、第１配線層のレイアウトを示す平面図であり、図１５Ａに示す領域に第１方向に隣接する領域を示す図である。
図１５Ｃは、図１５Ｂに示すXVC-XVC線に沿う断面図である。
図１６は、図１４の一点鎖線XVIで囲まれた部分の拡大図である。
図１７は、図１６に示すXVII-XVII線に沿う断面図である。
図１８は、図１６に示すXVIII-XVIII線に沿う断面図である。
図１９Ａは、図１６に示すXIX-XIX線に沿う断面図である。
図１９Ｂは、図１６に示すXIXB-XIXB線に沿う断面図である。
図２０は、図１６に示すXX-XX線に沿う断面図である。
図２１Ａは、図１４に示すXXIA-XXIA線に沿う断面図である。
図２１Ｂは、図１４に示すXXIB-XXIB線に沿う断面図である。
図２２は、第１実施形態に係る第１感温ダイオードの電気回路図である。
図２３は、前記メサ部の電気回路図である。
図２４は、本開示の第１実施形態の第１変形例に係るチップのレイアウトを示す正面図であり、図１４に対応する図である。
図２５は、第１変形例に係る第１配線層のレイアウトを示す正面図であり、図１５Ａに対応する図である。
図２６は、第１変形例に係る第１感温ダイオードの電気回路図である。
図２７は、本開示の第２実施形態に係るチップのレイアウトを示す正面図であり、図１４に対応する図である。
図２８は、第２実施形態に係る第１配線層のレイアウトを示す正面図であり、図１５Ａに対応する図である。
図２９は、図２７に示すXXIX-XXIX線に沿う断面図である。
図３０は、図２７に示すXXX-XXX線に沿う断面図である。
図３１は、図２７に示すXXXI-XXXI線に沿う断面図である。
図３２Ａは、第２実施形態に係る第１感温ダイオードの電流の流れを示す図である。
図３２Ｂは、第２実施形態に係る第１感温ダイオードの電気回路図である。
図３３は、本開示の第２実施形態の第２変形例に係るチップのレイアウトを示す正面図であり、図２７に対応する図である。
図３４は、第２変形例に係る第１配線層のレイアウトを示す正面図であり、図２８に対応する図である。
図３５は、本開示の第３実施形態に係るチップのレイアウトを示す正面図であり、図１４に対応する図である。
図３６は、第３実施形態に係る第１配線層のレイアウトを示す正面図であり、図１５Ａに対応する図である。
図３７は、第３実施形態に係る第２配線層のレイアウトを示す正面図であり、図１５Ａに対応する図である。
図３８は、図３５に示すXXXVIII-XXXVIII線に沿う断面図である。
図３９は、図３５に示すXXXIX-XXXIX線に沿う断面図である。
図４０は、図３５に示すXL-XL線に沿う断面図である。
図４１は、図３５に示すXLI-XLI線に沿う断面図である。
図４２は、第２実施形態に係る第１感温ダイオードの電流の流れを示す図である。
図４３は、第２実施形態に係る第１感温ダイオードの電気回路図である。
図４４は、本開示の第３実施形態の第３変形例に係るチップのレイアウトを示す正面図であり、図３５に対応する図である。
図４５は、第３変形例に係る第１配線層のレイアウトを示す正面図であり、図３６に対応する図である。
図４６は、第３変形例に係る第２配線層のレイアウトを示す正面図であり、図３７に対応する図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して、実施形態が詳細に説明される。添付図面は、模式図であり、厳密に図示されたものではなく、縮尺等は必ずしも一致しない。また、添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
【０００８】
比較対象（comparison target）が存する説明において「ほぼ（substantially）等しい」の文言が使用される場合、この文言は、比較対象の数値（形態）と等しい数値（形態）を含む他、比較対象の数値（形態）を基準とする±１０％の範囲の数値誤差（形態誤差）も含む。実施形態では「第１」、「第２」、「第３」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。
【０００９】
図１は、本開示の第１実施形態に係る半導体装置１の模式的な平面図である。図２は、図１に示すII-II線に沿う断面図である。図１および図２を参照して、半導体装置１は、直方体形状に形成されたチップ２を含む。チップ２は、この形態（this embodiment）では、Ｓｉ単結晶を含むＳｉチップである。
【００１０】
チップ２は、ワイドバンドギャップ半導体の単結晶を含むワイドバンドギャップチップからなっていてもよい。ワイドバンドギャップ半導体は、Ｓｉのバンドギャップよりも大きいバンドギャップを有する半導体である。ＧａＮ（窒化ガリウム）、ＳｉＣ（炭化シリコン）、Ｃ（ダイアモンド）等が、ワイドバンドギャップ半導体として例示される。たとえば、チップ２は、ＳｉＣ単結晶を含むＳｉＣチップであってもよい。
（【００１１】以降は省略されています）

関連特許