特許ウォッチ

公開番号2025156634
公報種別公開特許公報(A)
公開日2025-10-14
出願番号2025135293,2021064149
出願日2025-08-15,2021-04-05
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 8/60 20250101AFI20251002BHJP()
要約【課題】ショットキー接合を有する構成において、順方向電圧を低減できる半導体装置を提供する。
【解決手段】ショットキーバリアダイオード1は、半導体基板6と、半導体基板6上に形成されたn型(第1導電型)のエピタキシャル層7とを含む半導体層2と、アルミニウム合金およびアルミニウムのうち少なくとも一種を含有し、半導体層2上に形成されたアノード電極14と、エピタキシャル層7の表層部に形成され、エピタキシャル層7との間にpn接合PJを形成するp型(第2導電型)の不純物領域40とを備える。アノード電極14が、半導体層2の第1主面3に接し半導体層2との間にショットキー接合SJを形成するショットキー部15を含む。
【選択図】図2
特許請求の範囲【請求項１】
半導体基板と、前記半導体基板上に形成された第１導電型のエピタキシャル層とを含む半導体層と、
アルミニウム合金およびアルミニウムのうちの少なくとも一種を含有し、前記半導体層上に形成された表面電極であって、前記半導体層の表面に接し前記エピタキシャル層との間にショットキー接合を形成するショットキー部と、前記表面電極の厚さ方向から接続部材が接続される表面を有する接続部とを含む表面電極と、
前記エピタキシャル層の表層部に形成され、前記エピタキシャル層との間にｐｎ接合を形成する第２導電型の不純物領域と、
前記接続部の表面の一部を前記接続部材との接続領域として露出させる開口を形成するように前記表面電極の一部を覆う絶縁層とを備え、
前記ショットキー部および前記接続部が、積層構造を形成しており、
前記表面電極が、前記ショットキー部および前記接続部の間に位置し、前記絶縁層に周縁部が接するバリア部をさらに含み、
前記ショットキー部および前記接続部が、同一の物質からなる単層構造を形成している、半導体装置。
続きを表示（約 1,500 文字）【請求項２】
半導体基板と、前記半導体基板上に形成された第１導電型のエピタキシャル層とを含む半導体層と、
アルミニウム合金およびアルミニウムのうちの少なくとも一種を含有し、前記半導体層上に形成された表面電極であって、前記半導体層の表面に接し前記エピタキシャル層との間にショットキー接合を形成するショットキー部と、前記表面電極の厚さ方向から接続部材が接続される表面を有する接続部とを含む表面電極と、
前記エピタキシャル層の表層部に形成され、前記エピタキシャル層との間にｐｎ接合を形成する第２導電型の不純物領域と、
前記接続部の表面の一部を前記接続部材との接続領域として露出させる開口を形成するように前記表面電極の一部を覆う絶縁層と、
前記半導体層の表面および前記ショットキー部の間に配置された層間絶縁膜とを備え、
前記ショットキー部および前記接続部が、積層構造を形成しており、
前記表面電極が、前記ショットキー部および前記接続部の間に位置し、前記絶縁層に周縁部が接するバリア部をさらに含み、
前記ショットキー部が、前記半導体層の表面を被覆する第１被覆部と、前記層間絶縁膜を被覆する第２被覆部とを含む、半導体装置。
【請求項３】
前記ショットキー部が、前記エピタキシャル層に直接接続する第１部分と、前記不純物領域に直接接続する第２部分とを含み、
前記第１部分の組成、および、前記第２部分の組成が同一である、請求項１または２に記載の半導体装置。
【請求項４】
前記ショットキー部および前記接続部が、互いに異なる物質によって形成されており、互いに接している、請求項１～３のいずれか一項に記載の半導体装置。
【請求項５】
前記バリア部が、チタンおよび窒化チタンのうちの少なくとも一種を用いて形成されている、請求項１～４のいずれか一項に記載の半導体装置。
【請求項６】
前記接続部の厚さが、前記ショットキー部の厚さよりも大きい、請求項１～５のいずれか一項に記載の半導体装置。
【請求項７】
前記アルミニウム合金が、ＡｌＳｉ合金、ＡｌＣｕ合金およびＡｌＳｉＣｕ合金のうちの一種である、請求項１～６のいずれか一項に記載の半導体装置。
【請求項８】
半導体基板と、前記半導体基板上に形成された第１導電型のエピタキシャル層とを含む半導体層と、
アルミニウム合金およびアルミニウムのうちの少なくとも一種を含有し、前記半導体層上に形成された表面電極であって、前記半導体層の表面に接し前記エピタキシャル層との間にショットキー接合を形成するショットキー部を含む表面電極と、
前記エピタキシャル層の表層部に形成され、前記エピタキシャル層との間にｐｎ接合を形成する第２導電型の不純物領域と、
前記ショットキー部に接するように前記エピタキシャル層の表層部に形成され、格子欠陥が前記エピタキシャル層よりも多い格子欠陥領域とを備え、
前記不純物領域が、前記格子欠陥領域に接するように前記格子欠陥領域の内側に配置された内側不純物領域を含む、半導体装置。
【請求項９】
前記エピタキシャル層の表層部に形成された第２導電型の環状のガード領域をさらに備える、請求項１～８のいずれか一項に記載の半導体装置。
【請求項１０】
前記ガード領域が、第１ガード領域と、前記第１ガード領域を取り囲み前記第１ガード領域よりも幅狭である複数の第２ガード領域とを含む、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ショットキーバリアダイオードを備える半導体装置に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
下記特許文献１には、モリブデン（Ｍｏ）やチタン（Ｔｉ）によって構成される上層電極がドリフト層とショットキー接触する構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－２８２９７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の省電力化に伴って、ショットキーバリアダイオードの順方向電圧の低減が求められている。そこで、本発明の１つの目的は、ショットキー接合を有する構成において、順方向電圧を低減できる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本開示の半導体装置は、半導体基板と、前記半導体基板上に形成された第１導電型のエピタキシャル層とを含む半導体層と、アルミニウム合金（Ａｌ合金）およびアルミニウム（Ａｌ）のうちの少なくとも一種を含有し、前記半導体層上に形成された表面電極と、前記エピタキシャル層の表層部に形成され、前記エピタキシャル層との間にｐｎ接合を形成する第２導電型の不純物領域とを備える。前記表面電極が、前記半導体層の表面に接し前記エピタキシャル層との間にショットキー接合を形成するショットキー部と、接続部材が接続される表面を有する接続部とを含む。
【０００６】
この構成によれば、半導体基板との間にショットキー接合を形成するショットキー部をその一部として含む表面電極が、Ａｌ合金およびＡｌのうちの少なくとも一種を用いて形成されている。そのため、順方向電圧を低減できる。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態に係るショットキーバリアダイオードの要部の平面図である。
図２は、図１に示すＩＩ－ＩＩ線に沿う断面図である。
図３は、図２に示すＩＩＩ－ＩＩＩ線に沿う断面図である。
図４は、図２に示すＩＶ領域の拡大図である。
図５は、図２に示すＶ領域の拡大図である。
図６は、前記ショットキーバリアダイオードの製造方法のフローチャートである。
図７は、第２実施形態に係るショットキーバリアダイオードの要部の断面図である。
図８は、図７に示すＶＩＩＩ領域の拡大図である。
図９は、第２実施形態に係るショットキーバリアダイオードの製造方法のフローチャートである。
図１０は、第３実施形態に係るショットキーバリアダイオードの要部の断面図である。
図１１は、図１０に示すＸＩ領域の拡大図である。
図１２は、第３実施形態に係るショットキーバリアダイオードの製造方法のフローチャートである。
図１３は、第４実施形態に係るショットキーバリアダイオードの要部の断面図である。
図１４は、図１３に示すＸＩＶ－ＸＩＶ線に沿う断面図である。
図１５は、図１３に示すＸＶ領域の拡大図である。
図１６Ａは、第４実施形態に係るショットキーバリアダイオードに含まれる内側不純物領域の周囲の電圧降下について説明するための回路図である。
図１６Ｂは、前記内側不純物領域の周囲の電圧降下について説明するための断面図である。
図１７は、第４実施形態に係るショットキーバリアダイオードの製造方法のフローチャートである。
図１８Ａは、第４実施形態に係るショットキーバリアダイオードの製造方法において、不純物領域および格子欠陥領域が形成される様子を説明するための模式図である。
図１８Ｂは、前記不純物領域および前記格子欠陥領域が形成される様子を説明するための模式図である。
図１８Ｃは、前記不純物領域および前記格子欠陥領域が形成される様子を説明するための模式図である。
【発明を実施するための形態】
【０００８】
＜第１実施形態＞
図１は、第１実施形態に係る半導体装置としてのショットキーバリアダイオード１の要部の平面図である。図２は、図１に示すＩＩ－ＩＩ線に沿う断面図である。図３は、図２に示すＩＩＩ－ＩＩＩ線に沿う断面図である。図４は、図２に示すＩＶ領域の拡大図である。図５は、図２に示すＶ領域の拡大図である。
【０００９】
以下では、図１～図５を参照して、ショットキーバリアダイオード１の構成について説明する。
図１を参照して、ショットキーバリアダイオード１は、４Ｈ－ＳｉＣ（絶縁破壊電界が約２．８ＭＶ／ｃｍであり、バンドギャップの幅が約３．２６ｅＶのワイドバンドギャップ半導体）が採用されたショットキーバリアダイオードであり、たとえば、平面視正方形のチップ状である。チップ状のショットキーバリアダイオード１の各辺の長さは０．５ｍｍ～２０ｍｍである。すなわち、ショットキーバリアダイオード１のチップサイズは、たとえば、０．５ｍｍ／□～２０ｍｍ／□である。
【００１０】
ショットキーバリアダイオード１は、直方体形状のチップ状に形成されたＳｉＣからなる半導体層２を備えている。半導体層２のオフ角は、４°以下であることが好ましい。半導体層２は、一方側の第１主面３、他方側の第２主面４（図２を参照）、ならびに、第１主面３および第２主面４を接続する側面５ａ，５ｂ，５ｃ，５ｄを有している。第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状（この形態では正方形状）に形成されている。
（【００１１】以降は省略されています）

関連特許