特許ウォッチ

公開番号2025153951
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024056690
出願日2024-03-29
発明の名称静電気保護素子
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H10D 30/60 20250101AFI20251002BHJP()
要約【課題】トランジスタ構造の静電気保護素子において、ESDサージ印加時における電界集中を緩和させることによりESD耐量を向上させる。
【解決手段】静電気保護素子は、半導体基板に設けられたソース領域及びドレイン領域と、半導体基板の表面の、ソース領域と前記ドレイン領域の間に設けられた第1のゲートとを有する。ドレイン領域は、不純物濃度が相対的に低い半導体からなる低濃度領域と、低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、低濃度領域の内側に包含されるとともに高濃度領域をその内側に包含し、不純物濃度が低濃度領域よりも高く、高濃度領域よりも低い半導体からなる中濃度領域と、を含む。
【選択図】図1
特許請求の範囲【請求項１】
半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、
前記ドレイン領域は、
不純物濃度が相対的に低い半導体からなる低濃度領域と、
前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、
前記低濃度領域の内側に包含されるとともに前記高濃度領域をその内側に包含し、不純物濃度が前記低濃度領域よりも高く、前記高濃度領域よりも低い半導体からなる中濃度領域と、
を含む
静電気保護素子。
続きを表示（約 1,200 文字）【請求項２】
前記低濃度領域と前記中濃度領域との境界と、前記中濃度領域と前記高濃度領域との境界との距離は０．１μｍ以下である
請求項１に記載の静電気保護素子。
【請求項３】
前記低濃度領域の表面の、前記高濃度領域から離隔した位置であり且つ前記高濃度領域の近傍に絶縁膜を介して設けられた第２のゲートと、
前記第２のゲートの側面を覆うサイドウォールと、
を有し、
前記第２のゲートのエッジの位置と、前記低濃度領域と前記中濃度領域との境界の位置とが揃っており、
前記サイドウォールのエッジの位置と、前記中濃度領域と前記高濃度領域との境界の位置とが揃っている
請求項１又は請求項２に記載の静電気保護素子。
【請求項４】
半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、
前記ドレイン領域は、
不純物濃度が相対的に低い半導体からなる低濃度領域と、
前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、
を含み、
前記低濃度領域の表面の、前記高濃度領域から離隔した位置であり且つ前記高濃度領域の近傍に絶縁膜を介して設けられ、前記高濃度領域に電気的に接続された第２のゲートを有する
静電気保護素子。
【請求項５】
前記高濃度領域のエッジと、前記第２のゲートのエッジとの距離が０．１μｍ以下である
請求項４に記載の静電気保護素子。
【請求項６】
半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、
前記ドレイン領域は、
不純物濃度が相対的に低い半導体からなる低濃度領域と、
前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、
を含み、
前記半導体基板の表面の、前記低濃度領域と前記高濃度領域の境界を跨ぐ位置に絶縁膜を介して設けられ、フローティング電位とされた第２のゲートを有する
静電気保護素子。
【請求項７】
前記高濃度領域のエッジと、前記第２のゲートの一方のエッジとの距離が０．１μｍ以下であり、
前記高濃度領域のエッジと、前記第２のゲートの他方のエッジとの距離が０．３μｍ以上である
請求項６に記載の静電気保護素子。
【請求項８】
前記第２のゲートは、前記高濃度領域の上に延在している部分の面積が、前記低濃度領域の上に延在している部分の面積よりも大きい
請求項６又は請求項７に記載の静電気保護素子。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、静電気保護素子に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体装置に関する技術として以下の技術が知られている。例えば特許文献１には、ドレイン領域が、不純物が注入されたドリフト領域を含み、ドリフト領域に全体が包含され、第２の極性の濃度がドリフト領域よりも高い高濃度領域と、第２の極性の不純物濃度がドリフト領域よりも高く、かつ、高濃度領域よりも低い中濃度領域と、を含む半導体装置が記載されている。
【０００３】
特許文献２には、低濃度の不純物領域及び高濃度の不純物領域によって構成されるドレイン領域の表面に、ＳｉＯ
２
膜及び多結晶Ｓｉ層が設けられた構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０１２／１２０８９９号
特開平２－１４２１９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ドライバＩＣ（Integrated Circuit）等の集積回路において、静電気放電（ESD: Electro-Static-Discharge）による過大な入力電圧・電流に対して内部回路を保護するトランジスタ構造の静電気保護素子が用いられている。トランジスタ構造の静電気保護素子においては、ＥＳＤサージ印加時に、ドレイン領域における不純物の濃度勾配に応じた電界集中が起こり、格子温度が上昇する。格子温度が過大になると静電気保護素子は破壊に至る。
【０００６】
開示の技術は、トランジスタ構造の静電気保護素子において、ＥＳＤサージ印加時における電界集中を緩和させることによりＥＳＤ耐量を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
開示の技術に係る静電気保護素子は、半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、前記ドレイン領域は、不純物濃度が相対的に低い半導体からなる低濃度領域と、前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、前記低濃度領域の内側に包含されるとともに前記高濃度領域をその内側に包含し、不純物濃度が前記低濃度領域よりも高く、前記高濃度領域よりも低い半導体からなる中濃度領域と、を含む。
【０００８】
開示の技術に係る他の静電気保護素子は、半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、前記ドレイン領域は、不純物濃度が相対的に低い半導体からなる低濃度領域と、前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、を含み、前記低濃度領域の表面の、前記高濃度領域から離隔した位置であり且つ前記高濃度領域の近傍に絶縁膜を介して設けられ、前記高濃度領域に電気的に接続された第２のゲートを有する。
【０００９】
開示の技術に係る他の静電気保護素子は、半導体基板に設けられたソース領域及びドレイン領域と、前記半導体基板の表面の、前記ソース領域と前記ドレイン領域の間に設けられた第１のゲートとを有する静電気保護素子であって、前記ドレイン領域は、不純物濃度が相対的に低い半導体からなる低濃度領域と、前記低濃度領域の内側に包含され、不純物濃度が相対的に高い半導体からなる高濃度領域と、を含み、前記半導体基板の表面の、前記低濃度領域と前記高濃度領域の境界を跨ぐ位置に絶縁膜を介して設けられ、フローティング電位とされた第２のゲートを有する。
【発明の効果】
【００１０】
開示の技術によれば、トランジスタ構造の静電気保護素子において、ＥＳＤサージ印加時における電界集中を緩和させることによりＥＳＤ耐量を向上させることが可能となる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許