特許ウォッチ

公開番号2025157451
公報種別公開特許公報(A)
公開日2025-10-15
出願番号2025121345,2022530107
出願日2025-07-18,2021-05-25
発明の名称基板部品、および、半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20251007BHJP(基本的電気素子)
要約【課題】導通経路の細線化や高密度化を可能とし、ノイズによる影響を抑制した半導体装置を提供すること。
【解決手段】半導体装置A1は、基板2と、基板の主面21上に形成された導電部と、基板の主面上に配置された半導体チップと、半導体チップを制御する制御装置と、封止樹脂と、導電部に接合され且つ一部が封止樹脂から露出した第1リード15aと、を備える。導電部は、互いに離間して配置された第1パッド32aと、第2パッド32bと、を含む。第1リードは、第1パッド及び第2パッドに接合されている。これにより、接続配線を介して第1パッドに入力されたノイズは、第1リードから外部に放出される。よって、第2パッドおよびこれに接続する接続配線を介してノイズが他の電子部品に入力されることが抑制される。したがって、1個のパッドに第1リードが接合される場合と比較して、ノイズによる影響が抑制される。
【選択図】図3
特許請求の範囲【請求項１】
厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
前記基板主面上に形成された導電性材料からなる導電部と、
前記基板主面上に配置された半導体チップおよび第２の半導体チップと、
前記基板主面上に配置され、前記半導体チップを制御する制御装置と、
前記基板主面上に配置され、前記第２の半導体チップを制御する第２の制御装置と、
前記基板の少なくとも一部と、前記半導体チップ、前記制御装置、および前記導電部を覆う封止樹脂と、
導電性接合材と、
前記導電性接合材を介して前記導電部に接合され、一部が前記封止樹脂から露出した第１リードと、
を備え、
前記導電部は、互いに離間して配置された第１パッドと第２パッドとを含み、
前記第１リードは、前記第１パッドおよび前記第２パッドに接合されており、
前記第１パッドは、前記制御装置に電気的に接続されており、
前記第２パッドは、前記第２の制御装置に電気的に接続されている、
半導体装置。
続きを表示（約 1,900 文字）【請求項２】
厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
前記基板主面上に形成された導電性材料からなる導電部と、
前記基板主面上に配置された半導体チップと、
前記基板主面上に配置され、前記半導体チップを制御する制御装置と、
前記基板の少なくとも一部と、前記半導体チップ、前記制御装置、および前記導電部を覆う封止樹脂と、
導電性接合材と、
前記導電性接合材を介して前記導電部に接合され、一部が前記封止樹脂から露出した第１リードと、
を備え、
前記導電部は、互いに離間して配置された第１パッドと第２パッドとを含み、
前記制御装置は、第１端子および第２端子を備え、
前記第１リードは、前記第１パッドおよび前記第２パッドに接合されており、
前記第１パッドおよび前記第２パッドは、前記制御装置に電気的に接続されており、
前記第１パッドは、前記第１端子に電気的に接続されており、
前記第２パッドは、前記第２端子に電気的に接続されている、
半導体装置。
【請求項３】
前記第１端子は、アナログ電源端子であり、
前記第２端子は、デジタル電源端子である、請求項２に記載の半導体装置。
【請求項４】
厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
前記基板主面上に形成された導電性材料からなる導電部と、
前記基板主面上に配置された半導体チップと、
前記基板主面上に配置され、前記半導体チップを制御する制御装置と、
前記基板の少なくとも一部と、前記半導体チップ、前記制御装置、および前記導電部を覆う封止樹脂と、
導電性接合材と、
前記導電性接合材を介して前記導電部に接合され、一部が前記封止樹脂から露出した第１リードと、
前記導電部に接合され、かつ、一部が前記封止樹脂から露出した第２リードと、
を備え、
前記導電部は、互いに離間して配置された第１パッドと第２パッドとを含み、
前記第１リードは、前記第１パッドおよび前記第２パッドに接合されており、
前記第１パッドは、前記第２リードに電気的に接続されている、
半導体装置。
【請求項５】
前記導電部は、前記第１パッドと前記第２パッドとに接続する接続部をさらに含んでおり、
前記接続部は、前記第１パッドおよび前記第２パッドと比較して、前記厚さ方向に直交する方向の寸法が小さい部分を含んでいる、請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
前記接続部は、前記導電性接合材および前記第１リードを介した前記第１パッドおよび前記第２パッド間の導通経路と比較して、インピーダンスが高い、請求項５に記載の半導体装置。
【請求項７】
前記接続部は、前記厚さ方向視において、前記第１リードに重ならない部分を含む、請求項５または６に記載の半導体装置。
【請求項８】
前記第１リードは、帯状であり、前記封止樹脂から突出して延びる突出部分と、前記導電部に接合される接合部分とを備え、
前記接合部分は、前記突出部分とは反対側の端部に位置する幅広部を備え、
前記第１パッドと前記第２パッドとは、前記幅広部に接合されている、請求項１ないし７のいずれかに記載の半導体装置。
【請求項９】
前記第１リードは、帯状であり、前記封止樹脂から突出して延びる突出部分と、前記導電部に接合される接合部分とを備え、
前記接合部分は、前記突出部分側の第１端部と前記突出部分とは反対側の第２端部とを備え、
前記第１パッドおよび前記第２パッドは、前記第１端部および前記第２端部が互いに離間する方向に並んで配置されている、請求項１ないし７のいずれかに記載の半導体装置。
【請求項１０】
前記第１リードは、帯状であり、前記封止樹脂から突出して延びる突出部分と、前記導電部に接合される接合部分とを備え、
前記接合部分は、前記突出部分とは反対側で分岐した第１分岐端部および第２分岐端部を備え、
前記第１パッドは、前記第１分岐端部に接合され、
前記第２パッドは、前記第２分岐端部に接合されている、請求項１ないし７のいずれかに記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
種々の半導体装置の一つとして、ＩＰＭ（ＩｎｔｅｌｌｉｇｅｎｔＰｏｗｅｒＭｏｄｕｌｅ）と称されるものがある。この半導体装置は、半導体チップと、半導体チップを制御する制御チップと、半導体チップおよび制御チップを覆う封止樹脂とを備えている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－４８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
制御チップには、複数種類の信号が入力され、また、複数種類の信号が当該チップから出力される。信号の数が増えるほど、制御チップにつながる導通経路の数を増やす必要がある。しかし、これらの導通経路を従来のように金属製の複数のリードによって構成する手法では、半導体装置のさらなる高集積化が困難となりうる。
【０００５】
上記した事情に鑑み、本開示は、従来よりも高集積化を可能とする半導体装置を提供することを一の課題とする。
【課題を解決するための手段】
【０００６】
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、前記基板主面上に形成された導電性材料からなる導電部と、前記基板主面上に配置された半導体チップと、前記基板主面上に配置され、前記半導体チップを制御する制御装置と、前記基板の少なくとも一部と、前記半導体チップ、前記制御装置、および前記導電部を覆う封止樹脂と、導電性接合材を介して前記導電部に接合され、一部が前記封止樹脂から露出した第１リードとを備える。前記導電部は、互いに離間して配置された第１パッドと第２パッドとを含む。前記第１リードは、前記第１パッドおよび前記第２パッドに接合されている。
【発明の効果】
【０００７】
上記の構成によると、基板主面上に導電部が形成されている。したがって、基板主面上に配置される電子部品への導通経路を、当該導電部によって構成できる。したがって、たとえば金属製のリードによって導通経路を構成する場合と比較して、導通経路の細線化や高密度化を図ることが可能である。また、第１リードは、導電性接合材を介して、第１パッドおよび第２パッドに接合されている。これにより、接続配線を介して第１パッドに入力されたノイズは、第１リードから外部に放出される。よって、第２パッドおよびこれに接続する接続配線を介してノイズが他の電子部品に入力されることが抑制される。したがって、１個のパッドに第１リードが接合される場合と比較して、ノイズによる影響が抑制される。
【０００８】
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【０００９】
本開示の第１実施形態に係る半導体装置を示す斜視図である。
図１の半導体装置を示す平面図である。
図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。
図１の半導体装置を示す底面図である。
図３のＶ－Ｖ線に沿う断面図である。
図３の部分拡大図である。
図３の部分拡大図である。
図３の部分拡大図である。
図３の部分拡大図である。
基板を示す平面図である。
図１の半導体装置の製造方法の一例を示す図である。
パッドとリードとの接続状態と、ノイズの伝達状況との関係を説明するための模式図である。
図１の半導体装置の変形例を示す部分拡大平面図である。
図１の半導体装置の変形例を示す部分拡大平面図である。
本開示の第２実施形態に係る半導体装置を示す部分拡大平面図である。
本開示の第３実施形態に係る半導体装置を示す簡略化した平面図である。
本開示の第４実施形態に係る半導体装置を示す簡略化した平面図である。
本開示の第５実施形態に係る半導体装置を示す簡略化した平面図である。
【発明を実施するための形態】
【００１０】
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
（【００１１】以降は省略されています）

関連特許