特許ウォッチ

公開番号2025154285
公報種別公開特許公報(A)
公開日2025-10-10
出願番号2024057200
出願日2024-03-29
発明の名称レギュレータ回路を備えた集積回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G05F 1/56 20060101AFI20251002BHJP(制御;調整)
要約【課題】レギュレータ出力電圧の上昇を抑制するレギュレータ回路を備えた集積回路を提供する。
【解決手段】レギュレータ回路を備えた集積回路は、基準電圧回路で生成された基準電圧に基づき、特定の出力電圧を生成するレギュレータ回路を備えた集積回路であって、出力電圧が過電圧状態であるか否かを判定し、出力電圧が過電圧状態であることを示す過電圧信号を出力する過電圧検出回路と、過電圧信号が出力されているとき、レギュレータ回路の出力電圧の上昇を抑制するスイッチとを備える。
【選択図】図1
特許請求の範囲【請求項１】
基準電圧回路で生成された基準電圧に基づき、特定の出力電圧を生成するレギュレータ回路を備えた集積回路であって、
前記出力電圧が過電圧状態であるか否かを判定し、前記出力電圧が過電圧状態であることを示す過電圧信号を出力する過電圧検出回路と、
前記過電圧信号が出力されているとき、前記レギュレータ回路の前記出力電圧の上昇を抑制するスイッチと
を備える、レギュレータ回路を備えた集積回路。
続きを表示（約 580 文字）【請求項２】
前記過電圧検出回路には、前記判定を行う閾値が設定され、
前記閾値は、前記レギュレータ回路が駆動するときの前記出力電圧の最大値よりも大きく、かつ、前記出力電圧を駆動源とする回路が破壊し得る電圧の値よりも低い電圧に設定されている、請求項１に記載のレギュレータ回路を備えた集積回路。
【請求項３】
前記スイッチは、前記過電圧検出回路が前記過電圧信号を出力するときに、前記基準電圧回路が備えるカレントミラーの動作を停止させる、請求項１に記載のレギュレータ回路を備えた集積回路。
【請求項４】
前記スイッチは、前記過電圧検出回路が前記過電圧信号を出力するときに、前記レギュレータ回路が出力する電流を停止させる、請求項１に記載のレギュレータ回路を備えた集積回路。
【請求項５】
前記レギュレータ回路が電流を出力しているときオン状態になることで前記出力電圧を上昇させ、前記レギュレータ回路が前記電流の出力が停止しているときオフ状態になることで前記出力電圧の上昇を抑制するトランジスタを備え、
前記スイッチは、前記過電圧検出回路が前記過電圧信号を出力するときに、前記レギュレータ回路から前記トランジスタへの前記電流の出力を停止させる、請求項１に記載のレギュレータ回路を備えた集積回路。

発明の詳細な説明【技術分野】
【０００１】
本開示はレギュレータ回路を備えた集積回路に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
特許文献１に開示されるレギュレータ回路は、定電流源からの定電流を、カレントミラー回路のトランジスタを介して、抵抗に流すことで、定電流を基準電圧（ＶＲＥＦ）に変換する。レギュレータ回路は、この基準電圧をオペアンプで増幅し、増幅した電圧が一定の値の電圧になるように制御して、一定の電圧をレギュレータ出力電圧（ＶＲＥＧ）としてＶＲＥＧ端子から出力する。
【０００３】
このようなレギュレータ回路は、ラッチアップ試験時の負電流を流すとき、カレントミラー回路を構成するトランジスタ（例えばパワートランジスタＱｐ１、Ｑｐ２）に繋がる出力バイアストランジスタ（例えば特許文献１のＱｏｂ１，Ｑｏｂ２）のドレイン電圧が、当該トランジスタの寄生ＮＰＮにより引き下げられる。これにより、カレントミラー回路を構成するトランジスタに大きな電流が流れ、ＶＲＥＦ及びＶＲＥＧが上昇する。この場合、ＶＲＥＧ端子には、耐圧の低いＬＶ（ＬｏｗＶｏｌｔａｇｅ）回路が接続されているので、ＬＶ回路が耐圧オーバーで破壊し得る。このようなラッチアップ試験時の破壊対策として、従来はレギュレータ回路を備えた集積回路に設けられている端子のＥＳＤ保護素子やこの基準電圧回路周囲を、ガードリングで囲い、寄生ＮＰＮによる電流が少なくなるような対策を行ってきた。
【先行技術文献】
【特許文献】
【０００４】
特開２０２４－０００５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＥＳＤ保護素子や基準電圧回路をガードリングで囲っても、集積回路内部の素子レイアウト配置によっては、寄生ＮＰＮ電流を完全に阻止できない場合がある。また、集積回路内部の素子レイアウト配置によっては、寄生サイリスタ構造が出来る場合があり、この場合もレギュレータ出力電圧が上昇し、ＬＶ回路が破壊し得る。このように従来技術は、レギュレータ出力電圧の上昇を抑制する上で改善の余地がある。
【０００６】
本開示は、上記の事情を踏まえ、レギュレータ出力電圧の上昇を抑制するレギュレータ回路を備えた集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本開示にかかるレギュレータ回路を備えた集積回路は、基準電圧回路で生成された基準電圧に基づき、特定の出力電圧を生成するレギュレータ回路を備えた集積回路であって、前記出力電圧が過電圧状態であるか否かを判定し、前記出力電圧が過電圧状態であることを示す過電圧信号を出力する過電圧検出回路と、前記過電圧信号が出力されているとき、前記レギュレータ回路の前記出力電圧の上昇を抑制するスイッチとを備える。
【図面の簡単な説明】
【０００８】
図１は本開示の実施形態にかかるレギュレータ回路１００を備えた集積回路２００の構成図である。
図２は比較例にかかる集積回路２００Ａの構成図である。
図３は第１変形例にかかるレギュレータ回路１００－１を備えた集積回路２００－１の構成図である。
図４は第２変形例にかかるレギュレータ回路１００－２を備えた集積回路２００－２の構成図である。
【発明を実施するための形態】
【０００９】
以下、実施形態を図面に基づいて説明する。なお、同一の機能や構成には、同一又は類似の符号を付して、その説明を適宜省略する。
【００１０】
（実施形態）
図１は本開示の実施形態にかかるレギュレータ回路１００を備えた集積回路２００の構成図である。集積回路２００は、レギュレータ回路１００と複数の端子Ｔ１、Ｔ２、Ｔ３とを備えてよい。
（【００１１】以降は省略されています）

関連特許