特許ウォッチ

公開番号2025178453
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2025165572,2025010091
出願日2025-10-01,2019-12-03
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 23/12 20060101AFI20251128BHJP(基本的電気素子)
要約【課題】半導体素子の複数の電極と、複数の配線との接合部における位置ずれを抑制することが可能な半導体装置を提供する。
【解決手段】半導体装置A10は、第1絶縁層11と、各々が第1再配線部212を有する複数の第1配線21と、複数の電極を有する半導体素子と、前記半導体素子を覆う封止樹脂41と、複数の端子とを備える。第1絶縁層11は、第2面11Bから凹む複数の第1溝111を有する。第1再配線部212は、複数の第1溝111のいずれかに接する下地層21Aと、下地層21Aを覆うめっき層21Bとを有する。めっき層21Bは、凹部212Aを有するとともに、第2面11Bから突出している。第1再配線部212は、自身が延びる方向に対して直交する方向に互いに離れた2つの端縁を有する。凹部212Aは、前記2つの端縁から離れている。厚さ方向zに視て、前記2つの端縁は、下地層21Aよりも外方に位置する。
【選択図】図9
特許請求の範囲【請求項１】
第１方向において互いに反対側を向く素子主面および素子裏面と、前記素子主面に形成された第１電極および制御電極と、前記素子裏面に形成された第２電極と、を有する半導体素子と、
前記素子主面に対向する第１面を有する第１絶縁層と、
前記第１電極に電気的に接続されており、かつ前記第１絶縁層に少なくとも一部が埋め込まれた第１埋込部と、前記第１埋込部につながる第１再配線部と、を有する第１配線と、
前記制御電極に電気的に接続されており、かつ前記第１絶縁層に少なくとも一部が埋め込まれた第２埋込部と、前記第２埋込部につながる第２再配線部と、を有する第２配線と、
前記第２電極に導通しており、かつ前記第１絶縁層に少なくとも一部が埋め込まれた第３埋込部と、前記第３埋込部につながる第３再配線部と、を有する第３配線と、を備え、
前記第１方向と、前記第１方向に対して直交する第２方向と、を面内方向とする断面において、前記第３再配線部の前記第２方向の寸法は、前記第２再配線部の前記第２方向の寸法より大きい、半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１方向に視て、前記第１再配線部および前記第３再配線部の少なくともいずれかは、前記半導体素子より外方に位置する部分を含む、請求項１に記載の半導体装置。
【請求項３】
前記第１方向において前記半導体素子を基準として前記第１絶縁層とは反対側に位置する放熱部材をさらに備え、
前記第２電極は、前記放熱部材を介して前記第３埋込部に導通している、請求項２に記載の半導体装置。
【請求項４】
前記放熱部材の前記第１方向の寸法は、前記半導体素子の前記第１方向の寸法より大きい、請求項３に記載の半導体装置。
【請求項５】
前記第１面に積層された第２絶縁層をさらに備える、請求項３または４に記載の半導体装置。
【請求項６】
前記放熱部材の少なくとも一部は、前記第２絶縁層に覆われており、
前記第１方向に視て、前記第２絶縁層は、前記半導体素子および前記放熱部材の各々より外方に位置する部分を含む、請求項５に記載の半導体装置。
【請求項７】
前記放熱部材は、前記第１方向において前記素子裏面と同じ側を向く露出面を有し、
前記露出面は、前記第２絶縁層から露出しており、
前記第１方向に視て、前記半導体素子の全体が前記露出面に重なっている、請求項６に記載の半導体装置。
【請求項８】
前記第１方向に視て、前記第１再配線部および前記第３再配線部の各々は、前記放熱部材より外方に位置する部分を含む、請求項７に記載の半導体装置。
【請求項９】
前記第１方向および前記第２方向を面内方向とする断面において、前記第１電極の前記第２方向の寸法は、前記制御電極の前記第２方向の寸法より大きい、請求項１ないし８のいずれかに記載の半導体装置。
【請求項１０】
前記第１絶縁層は、前記第１方向において前記第１面とは反対側を向く第２面と、前記第２面から凹む複数の溝が設けられており、
前記第１再配線部、前記第２再配線部および前記第３再配線部の各々は、前記複数の溝に個別に収容された第１部と、前記第１部につながり、かつ前記第２面から突出する第２部と、を有し、
前記第２部は、前記第２面に接している、請求項１ないし９のいずれかに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
近年における電子機器の小型化に伴い、当該電子機器に用いられる半導体装置の小型化が進められている。こうした動向を受け、いわゆるＦａｎ－Ｏｕｔ型の半導体装置が知られている。当該半導体装置は、複数の電極を有する半導体素子と、半導体素子に接する絶縁層と、絶縁層に配置され、かつ複数の電極につながる複数の配線と、絶縁層に接し、かつ前記半導体素子の一部を覆う封止樹脂とを備える。厚さ方向に視て、複数の配線は、半導体素子よりも外方に位置する部分を含む。これにより、半導体装置の小型化を図りつつ、当該半導体装置が実装される配線基板の配線パターンの形状に柔軟に対応できるという利点を有する。
【０００３】
特許文献１には、Ｆａｎ－Ｏｕｔ型の半導体装置の製造方法の一例が開示されている。当該製造方法は、複数の電極を有する半導体素子を封止樹脂（特許文献１では硬化体）に埋め込む工程と、半導体素子および封止樹脂の双方に接する絶縁層（特許文献１はバッファーコート膜）を形成する工程と、複数の電極につながる複数の配線を形成する工程とを含む。半導体素子を封止樹脂に埋め込む工程では、複数の電極が封止樹脂から露出するようにする。絶縁層を形成する工程では、マスクを用いたフォトリソグラフィパターニングにより複数の電極が露出するように絶縁層に複数の開口を形成する。複数の配線を形成する工程では、絶縁層の複数の開口と、絶縁層の上とにめっき層を形成する。
【０００４】
封止樹脂に半導体素子を埋め込む工程の際、封止樹脂が硬化収縮するため、半導体素子に変位が生じる。この状態で絶縁層に複数の開口を形成すると、複数の開口と、複数の電極との位置にずれが生じる。この場合において複数の配線を形成すると、複数の電極と、複数の配線との接合部における位置ずれが生じてしまう。したがって、半導体装置の信頼性をより向上させるために、このずれを抑制することが望まれる。
【先行技術文献】
【特許文献】
【０００５】
特開２０１６－８９０８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示は上述の事情に鑑み、半導体素子の複数の電極と、複数の配線との接合部における位置ずれを抑制することが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【０００７】
本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く第１面および第２面を有する第１絶縁層と、前記第１絶縁層に少なくとも一部が埋め込まれた第１埋込部、および前記第２面に配置され、かつ前記第１埋込部につながる第１再配線部を有する複数の第１配線と、前記第１面の近傍に設けられ、かつ前記複数の第１配線の前記第１埋込部の少なくとも一部につながる複数の電極を有するとともに、前記第１面に接する半導体素子と、前記第１面に接し、かつ前記半導体素子の一部を覆う封止樹脂と、を備え、前記厚さ方向に視て、前記複数の第１配線の前記第１再配線部は、前記半導体素子よりも外方に位置する部分を含み、前記第１絶縁層は、前記第２面から前記厚さ方向に向けて凹む複数の第１溝を有し、前記複数の第１配線の前記第１再配線部は、前
記複数の第１溝に接している。
【０００８】
本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向のいずれかの側に設けられた複数の電極を有する半導体素子を、前記複数の電極が露出するように封止樹脂に埋め込む工程と、前記封止樹脂に積層され、かつ前記複数の電極を覆う絶縁層を形成する工程と、前記絶縁層に埋め込まれ、かつ前記複数の電極のいずれかにつながる埋込部、および前記絶縁層の上に配置され、かつ前記埋込部につながる再配線部を有する複数の配線を形成する工程と、を備え、前記絶縁層は、熱硬化性の合成樹脂、および前記複数の配線の一部を組成する金属元素が含有された添加剤を含む材料からなり、前記複数の配線を形成する工程は、前記複数の電極の位置を画像認識しつつ、前記複数の電極を露出させる複数の孔と、前記絶縁層の表面から凹み、かつ前記複数の孔につながる複数の溝をレーザにより前記絶縁層に形成することにより、前記複数の孔の各々を規定する壁面と、前記複数の溝と、を覆う下地層を析出させる工程と、前記下地層を覆うめっき層を形成する工程と、を含む。
【０００９】
本開示のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００１０】
本開示の第１実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。
図１に対して半導体素子をさらに透過した平面図である。
図１に示す半導体装置の底面図である。
図３に対応する底面図であり、保護層、および複数の端子を透過している。
図１のＶ－Ｖ線に沿う断面図である。
図１のＶＩ－ＶＩ線に沿う断面図である。
図５の部分拡大図である。
図５の部分拡大図である。
図１のＩＸ－ＩＸ線に沿う部分拡大断面図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１２の部分拡大図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１４の部分拡大図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１に示す半導体装置の製造工程を説明する断面図である。
図１に示す半導体装置の製造工程を説明する断面図である。
本開示の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。
図１９に対応する平面図であり、第１絶縁層および半導体素子をさらに透過している。
図１９に示す半導体装置の底面図である。
図２１に対応する底面図であり、保護層、および複数の端子を透過している。
図２０のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。
図２０のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。
図２３の部分拡大図である。
図２０のＸＸＶＩ－ＸＸＶＩ線に沿う部分拡大断面図である。
本開示の第３実施形態にかかる半導体装置の平面図であり、放熱部材、接合層および封止樹脂を透過している。
図２７に示す半導体装置の底面図である。
図２８に対応する底面図であり、第１絶縁層、保護層、および複数の端子を透過した底面図である。
図２７のＸＸＸ－ＸＸＸ線に沿う断面図である。
図２７のＸＸＸＩ－ＸＸＸＩ線に沿う断面図である。
図３０の部分拡大図である。
本開示の第４実施形態にかかる半導体装置の平面図であり、透光樹脂を透過している。
図３３に対応する平面図であり、第１絶縁層、および複数の第１配線をさらに透過している。
図３３のＸＸＸＶ－ＸＸＸＶ線に沿う断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許