特許ウォッチ

公開番号2025122784
公報種別公開特許公報(A)
公開日2025-08-22
出願番号2024018430
出願日2024-02-09
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G06F 15/78 20060101AFI20250815BHJP(計算;計数)
要約【課題】不揮発性メモリにソフトウェアが記憶されている半導体装置は、アクセス制限に関して更なる検討の余地があった。
【解決手段】半導体装置Xは、不揮発性メモリ2xと、制限制御回路8と、制限制御回路8に接続されて制限制御回路8を介して不揮発性メモリ2xにアクセス可能なように構成された通信回路4と、を含む。不揮発性メモリ2xは、制限制御回路8を介して通信回路4からアクセス可能なように構成された第1記憶領域5と、制限パラメータが記憶された第2記憶領域9と、を含む。制限制御回路8は、制限パラメータに応じて、通信回路4の第1記憶領域5に対するアクセスを遮断する第1状態と、通信回路4の第1記憶領域5に対するアクセスを許容する第2状態と、のいずれかに切り替え可能なように構成されている。
【選択図】図2
特許請求の範囲【請求項１】
不揮発性メモリと、
制限制御回路と、
前記制限制御回路に接続されて前記制限制御回路を介して前記不揮発性メモリとの間で通信を確立するように構成された通信回路と、
を含み、
前記不揮発性メモリは、
前記制限制御回路を介して前記通信回路からアクセス可能なように構成された第１記憶領域と、
制限パラメータが記憶された第２記憶領域と、
を含み、
前記制限制御回路は、前記制限パラメータに応じて、
前記通信回路の前記第１記憶領域に対するアクセスを遮断する第１状態と、
前記通信回路の前記第１記憶領域に対するアクセスを許容する第２状態と、
のいずれかに切り替え可能なように構成されている半導体装置。
続きを表示（約 950 文字）【請求項２】
前記通信回路は、
外部から通信信号を受け付けるように構成されたインターフェースと、
前記インターフェースが受け付けた前記通信信号に基づいて、前記制限制御回路を介して前記第１記憶領域にアクセスするコントローラー回路と、
を含み、
前記制限制御回路は、
前記第１記憶領域と前記コントローラー回路との間に接続されて、前記第１状態と前記第２状態とのいずれかに切り替え可能なように構成された制限回路と、
前記制限回路と前記第２記憶領域とに接続されて、前記制御パラメータに応じて前記制限回路を前記第１状態または前記第２状態に切り替えるように構成された制御回路と、
を含む請求項１に記載の半導体装置。
【請求項３】
前記制御回路は、前記制限パラメータと共に前記通信信号に応じて前記制限回路を前記第１状態と前記第２状態のいずれかに切り替える請求項２に記載の半導体装置。
【請求項４】
前記制御回路は、前記通信信号に含まれる所定のコマンド符号に応じて、前記制御回路を前記第１状態から前記第２状態に切り替える請求項３に記載の半導体装置。
【請求項５】
前記コントローラー回路は、前記通信信号に基づく第１制御信号を前記制限回路に入力し、
前記制御回路は、前記通信信号と前記制限パラメータとに応じた第２制御信号を前記制限回路に入力し、
前記制限回路は、
前記コントローラー回路から前記第１制御信号の入力を受け付ける第１端子と、
前記制御回路から前記第２制御信号の入力を受け付ける第２端子と、
前記第１端子に入力された前記第１制御信号の論理値と、前記第２端子に入力された前記第２制御信号の論理値とに基づく第３制御信号を前記第１記憶領域に入力する第３端子と、
を含む請求項２から４のいずれかに記載の半導体装置。
【請求項６】
前記通信信号は、シリアル通信に準拠した信号であり、
前記制限回路は、前記第１端子および前記第２端子を入力段とし、前記第３端子を出力段とするように構成された論理ゲートである請求項５に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本明細書中に開示されている発明は、半導体装置に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
従来、特許文献１に記載のような、マイコン等のソフトウェアが搭載された半導体装置は、生産工程を経た工場出荷段階以降では、外部からソフトウェアにアクセスできないように所定の制約を持たせていた。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－２４０５３号公報
【０００４】
［概要］
上述したような半導体装置は、外部からソフトウェアへのアクセスの制約の手法について、さらなる検討の余地があった。
【０００５】
本明細書中に開示されている半導体装置は、不揮発性メモリと、制限制御回路と、通信回路と、を含む。通信回路は、制限制御回路に接続されて制限制御回路を介して不揮発性メモリとの間で通信を確立するように構成されている。不揮発性メモリは、制限制御回路を介して通信回路からアクセス可能なように構成された第１記憶領域と制限パラメータが記憶された第２記憶領域と、を含む。制限制御回路は、制限パラメータに応じて、通信回路の第１記憶領域に対するアクセスを遮断する第１状態と、通信回路の第１記憶領域に対するアクセスを許容する第２状態と、のいずれかに切り替え可能なように構成されている。
【図面の簡単な説明】
【０００６】
図１は、比較例に係る半導体装置Ｙを示す図である。
図２は、本開示に係る半導体装置Ｘを示す図である。
【０００７】
［詳細な説明］
＜比較例の半導体装置Ｙについて＞
先ず、半導体装置Ｙについて、本開示の半導体装置Ｘの比較例として説明する。次いで、比較例の問題点を説明し、その後に本開示の半導体装置Ｘについて説明する。
【０００８】
図１は、比較例に係る半導体装置Ｙを示す図である。半導体装置Ｙは、所定の電子機器に搭載される半導体集積回路（＝ＩＣ[Integrated Circuit]）である。半導体装置Ｙは、マイコン１と、不揮発性メモリ２ｙと、読み出し回路３と、通信回路４と、を備えている。
【０００９】
マイコン１は、半導体装置Ｙが搭載される電子機器の所定の機能を制御するように構成されている。マイコン１は、後述するファームウェアＦＷに則って動作する。
【００１０】
不揮発性メモリ２ｙは、データを不揮発に記憶可能なＥＥＰＲＯＭ[Electrically Erasable Programable ROM]である。不揮発性メモリ２ｙは、ファームウェア領域５を有する。ファームウェア領域５は、ファームウェアＦＷが記憶される領域としてメモリアドレスを割り振られている。
（【００１１】以降は省略されています）

関連特許