特許ウォッチ

公開番号2025123994
公報種別公開特許公報(A)
公開日2025-08-25
出願番号2024019821
出願日2024-02-13
発明の名称クロック生成回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 3/02 20060101AFI20250818BHJP(基本電子回路)
要約【課題】トリミングコードによりCR発振回路の時定数が変更可能なクロック生成回路において、グリッチの発生を無くしたクロック生成回路を提供する。
【解決手段】クロック生成回路は、抵抗素子の抵抗値と容量素子の容量値により決定される時定数に基づく周波数のクロック信号を生成し、かつ、抵抗素子の抵抗値及び容量素子の容量値の少なくとも一方を調整することにより時定数が変更可能なCR発振回路と、時定数を調整するためのトリミングコードに基づき、CR発振回路により生成されたクロック信号に同期して、CR発振回路の時定数を変更するデコーダ回路と、を備える。
【選択図】図6
特許請求の範囲【請求項１】
抵抗素子の抵抗値と容量素子の容量値により決定される時定数に基づく周波数のクロック信号を生成し、かつ、前記抵抗素子の抵抗値及び前記容量素子の容量値の少なくとも一方を調整することにより時定数が変更可能なＣＲ発振回路と、
時定数を調整するためのトリミングコードに基づき、前記ＣＲ発振回路により生成されたクロック信号に同期して、前記ＣＲ発振回路の時定数を変更するデコーダ回路と、
を備えるクロック生成回路。
続きを表示（約 550 文字）【請求項２】
前記抵抗素子及び前記容量素子のうち調整が可能な素子の各々は、トリミングコードの上限値と同数のスイッチを有し、当該スイッチにより調整されるものであり、
前記デコーダ回路は、前記ＣＲ発振回路により生成されたクロック信号に同期して、トリミングコードの値と同数のスイッチをオンにする
請求項１記載のクロック生成回路。
【請求項３】
前記デコーダ回路は、トリミングコードの値に対応して、トリミングコードの上限値と同数のフリップフロップ回路を有し、
前記フリップフロップ回路の各々は、トリミングコードに基づく信号と前記ＣＲ発振回路により生成されたクロック信号とが入力され、出力がスイッチに接続されている
請求項２記載のクロック生成回路。
【請求項４】
トリミングコードの上限値に対応する前記フリップフロップ回路を除く、前記フリップフロップ回路の各々は、トリミングコードの値が自身の値であることを示す信号とトリミングコードの値が自身よりも上位の値であることを示す信号との論理和演算を行う論理和回路を有し、前記トリミングコードに基づく信号として前記論理和回路の出力信号が入力される
請求項３記載のクロック生成回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、クロック生成回路に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
特許文献１には、ＣＲ発振回路を用いてクロック信号を生成するクロック生成回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００７－２４３９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＭＣＵ（Micro Controller Unit）等のＬＳＩ（Large Scale Integration）に内蔵されるクロック生成回路として、ＣＲ発振回路を用いてクロック信号を生成するクロック生成回路が提案されている。ＣＲ発振回路の発振周波数は、容量値Ｃと抵抗値Ｒの時定数により決まるため、ＬＳＩ内部の容量値Ｃと抵抗値Ｒの値が温度により変化すると、発振周波数が変わってしまう。
【０００５】
そのため、容量値Ｃ及び抵抗値Ｒの少なくとも一方の値をトリミングコードにより可変とし、温度検知、又は、別のより高精度の発振回路との比較によって、トリミングコードの変更を行うことで、高温時や低温時においても周波数精度を維持する方法が考えられる
【０００６】
しかしながら、従来の回路において発振時にトリミングコードを変更すると、トリミングコードの変化するタイミングの違いによって一時的に意図しないコードの変化が起きてしまい、場合によってはクロックのグリッチが発生してしまう可能性がある。クロックにグリッチが発生すると、ＬＳＩの誤動作に繋がる。
【０００７】
本発明の目的は、トリミングコードによりＣＲ発振回路の時定数が変更可能なクロック生成回路において、グリッチの発生を無くしたクロック生成回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明のクロック生成回路は、抵抗素子の抵抗値と容量素子の容量値により決定される時定数に基づく周波数のクロック信号を生成し、かつ、前記抵抗素子の抵抗値及び前記容量素子の容量値の少なくとも一方を調整することにより時定数が変更可能なＣＲ発振回路と、時定数を調整するためのトリミングコードに基づき、前記ＣＲ発振回路により生成されたクロック信号に同期して、前記ＣＲ発振回路の時定数を変更するデコーダ回路と、を備える。
【０００９】
本発明のクロック生成回路においては、前記抵抗素子及び前記容量素子のうち調整が可能な素子の各々は、トリミングコードの上限値と同数のスイッチを有し、当該スイッチにより調整されるものであり、前記デコーダ回路は、前記ＣＲ発振回路により生成されたクロック信号に同期して、トリミングコードの値と同数のスイッチをオンにするようにしてもよい。
【００１０】
また、本発明のクロック生成回路においては、前記デコーダ回路は、トリミングコードの値に対応して、トリミングコードの上限値と同数のフリップフロップ回路を有し、前記フリップフロップ回路の各々は、トリミングコードに基づく信号と前記ＣＲ発振回路により生成されたクロック信号とが入力され、出力がスイッチに接続されているようにしてもよい。
（【００１１】以降は省略されています）

関連特許