特許ウォッチ

公開番号2025126716
公報種別公開特許公報(A)
公開日2025-08-29
出願番号2024023101
出願日2024-02-19
発明の名称半導体装置
出願人ローム株式会社
代理人弁理士法人あい特許事務所
主分類H10D 8/25 20250101AFI20250822BHJP()
要約【課題】第1パッドの周囲の寄生容量を低減できる半導体装置を提供する。
【解決手段】半導体装置1は、第1主面3の表層部に形成されたn型の第1拡散領域と、第1主面3の表層部に形成されたp型の第2拡散領域と、第1拡散領域および第2拡散領域を被覆するように第1主面3に形成された絶縁層23と、絶縁層23の上に配置され、第1拡散領域17に電気的に接続された第1パッド9と、第1パッド9に絶縁層23を挟んで対向するように、第1主面3の表層部に形成されたトレンチ寄生容量形成部450とを含む。第1パッド9が、絶縁層23との間で寄生容量CP2を形成する。
【選択図】図20A
特許請求の範囲【請求項１】
主面を有する第１導電型の半導体層と、
前記主面の表層部に形成された第２導電型の第１拡散領域と、
前記主面の表層部に形成された第１導電型の第２拡散領域と、
前記第１拡散領域および前記第２拡散領域を被覆するように前記主面に形成された絶縁層と、
前記絶縁層の上に配置され、前記第１拡散領域に電気的に接続された第１パッドと、
前記半導体層の表層部に形成され、前記半導体層において前記第１パッドに前記絶縁層を挟んで対向する対向部分と前記主面または前記主面と面一な延長面との間に内部寄生容量を形成する内部寄生容量形成部とを含み、
前記内部寄生容量形成部が、前記主面に形成された第１トレンチと、前記絶縁層のうち前記第１トレンチの内部に埋設されたトレンチ内部分とを有するトレンチ寄生容量形成部であって、前記第１トレンチにおける前記延長面と前記第１トレンチの底面に形成された前記対向部分との間にトレンチ寄生容量を形成するトレンチ寄生容量形成部を含み、
前記第１パッドが、前記絶縁層のうち前記主面または前記延長面よりも上方に形成された上部分との間で、前記トレンチ寄生容量に直列接続された第１寄生容量を形成する、半導体装置。
続きを表示（約 800 文字）【請求項２】
前記第１トレンチの前記底面が、前記主面と平行な平坦面である、請求項１に記載の半導体装置。
【請求項３】
前記第１トレンチの前記底面の深さが、前記第１拡散領域の底部よりも深い、請求項１に記載の半導体装置。
【請求項４】
前記第１パッドが、接続体を配置可能な電極面を有し、
平面視で、前記トレンチ寄生容量形成部が、前記絶縁層を介して前記電極面にオーバーラップしている、請求項１に記載の半導体装置。
【請求項５】
前記内部寄生容量形成部が、前記半導体層の表層部に、前記第１パッドに前記絶縁層を挟んで対向するように形成された第２導電型の第１拡散層、および前記第１拡散層の表層部に形成された第１導電型の第２拡散層の積層構造を有し、前記半導体層と前記積層構造の表面との間に積層寄生容量を形成する積層寄生容量形成部をさらに含む、請求項１～４のいずれか一項に記載の半導体装置。
【請求項６】
前記第２拡散層の底部の深さが、前記第１拡散層の底部よりも浅い、請求項５に記載の半導体装置。
【請求項７】
前記第１拡散層の底部の深さが、前記第１拡散領域の底部の深さに等しい、請求項５に記載の半導体装置。
【請求項８】
前記第２拡散層の底部の深さが、前記第１拡散領域の底部よりも浅い、請求項５に記載の半導体装置。
【請求項９】
前記第１拡散層と前記第１トレンチの前記底面の周縁との間に形成され、前記第１拡散領域と前記第１拡散層とを分離する分離部をさらに含む、請求項５に記載の半導体装置。
【請求項１０】
前記分離部が、前記半導体層よりも第１導電型不純物濃度の高い第１導電型の高濃度領域を含む、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
特許文献１および特許文献２は、半導体基板と、半導体基板に形成されたＴＶＳ回路（Transient Voltage Suppressor circuit）と備えた半導体装置を開示している。ＴＶＳ回路は、ツェナーダイオードを含む複数のダイオードによって構成されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１９０５３１号公報
特開２０２１－０５７４９１号公報
【０００４】
［概要］
本開示の一実施形態は、第１パッドの周囲の寄生容量を低減できる半導体装置を提供する。
【０００５】
本開示の一実施形態は、主面を有する第１導電型の半導体層と、前記主面の表層部に形成された第２導電型の第１拡散領域と、前記主面の表層部に形成された第１導電型の第２拡散領域と、前記第１拡散領域および前記第２拡散領域を被覆するように前記主面に形成された絶縁層と、前記絶縁層の上に配置され、前記第１拡散領域に電気的に接続された第１パッドと、前記半導体層の表層部に形成され、前記半導体層において前記第１パッドに前記絶縁層を挟んで対向する対向部分と前記主面または前記主面と面一な延長面との間に内部寄生容量を形成する内部寄生容量形成部とを含む、半導体装置を提供する。前記内部寄生容量形成部が、前記主面に形成された第１トレンチと、前記絶縁層のうち前記第１トレンチの内部に埋設されたトレンチ内部分とを有するトレンチ寄生容量形成部であって、前記第１トレンチにおける前記延長面と前記第１トレンチの底面に形成された前記対向部分との間にトレンチ寄生容量を形成するトレンチ寄生容量形成部を含んでいてもよい。前記第１パッドが、前記絶縁層のうち前記主面または前記延長面よりも上方に形成された上部分との間で、前記トレンチ寄生容量に直列接続された第１寄生容量を形成してもよい。
【０００６】
本開示の一実施形態は、主面を有する第１導電型の半導体層と、前記主面の表層部に形成された第２導電型の第１拡散領域と、前記主面の表層部に形成された第１導電型の第２拡散領域と、前記第１拡散領域および前記第２拡散領域を被覆するように前記主面に形成された絶縁層と、前記絶縁層の上に配置され、前記第１拡散領域に電気的に接続された第１パッドと、前記主面に形成された第１トレンチであって、内部に前記絶縁層の一部が埋設された第１トレンチとを含む、半導体装置を提供する。前記第１パッドが、前記第１トレンチの底面において、前記第１パッドに前記絶縁層を挟んで対向するように形成された対向領域との間で第３寄生容量を形成してもよい。
【図面の簡単な説明】
【０００７】
図１は、本開示の第１実施形態に係る半導体装置の模式的な平面図である。
図２は、図１に示すII-II線に沿う断面図である。
図３は、図１に示すIII-III線に沿う断面図である。
図４は、第１パッドおよび第２パッドのレイアウトを示す平面図である。
図５は、第１配線層のレイアウトを示す平面図である。
図６は、チップのレイアウトを示す平面図である。
図７は、図６の一点鎖線VIIで囲まれた部分の拡大図である。
図８Ａは、図７に示すVIIIA-VIIIA線に沿う断面図である。
図８Ｂは、図８Ａの一点鎖線VIIIBで囲まれた部分の拡大図である。
図９は、図６に示すIX-IX線に沿う断面図である。
図１０は、図９の一点鎖線Xで囲まれた部分の拡大図である。
図１１は、前記半導体装置の電気回路図である。
図１２は、第１パッドの周囲における寄生容量を示す電気回路図である。
図１３は、本開示の第２実施形態に係る半導体装置に含まれるダイオードチップの模式的な平面図であり、図６に対応する図である。
図１４は、図１３に示すXIV-XIV線に沿う断面図である。
図１５は、図１４の一点鎖線XVで囲まれた部分の拡大図である。
図１６は、本開示の第３実施形態に係る半導体装置に含まれるダイオードチップの模式的な平面図であり、図６に対応する図である。
図１７は、図１６に示すXVII-XVII線に沿う断面図である。
図１８は、図１７の一点鎖線XVIIIで囲まれた部分の拡大図である。
図１９は、本開示の第４実施形態に係る半導体装置に含まれるダイオードチップの模式的な平面図であり、図６に対応する図である。
図２０Ａは、図１９に示すXX-XX線に沿う断面図である。
図２０Ｂは、図１９に示すXX-XX線に沿う断面図である。
図２１は、第４実施形態に係る第１パッドの周囲における寄生容量を示す電気回路図である。
図２２は、本開示の第５実施形態に係る半導体装置に含まれるチップの模式的な平面図であり、図６に対応する図である。
図２３は、図２２に示すXXIII-XXIII線に沿う断面図である。
図２４は、第５実施形態に係る第１パッドの周囲における寄生容量を示す電気回路図である。
図２５は、本開示の第１実施形態の変形例（第１変形例）に係る半導体装置の模式的な断面図であり、図１０に対応する図である。
図２６は、第１変形例に係る第１パッドの周囲における寄生容量を示す電気回路図である。
図２７は、本開示の第１実施形態の変形例（第２変形例）に係る半導体装置の模式的な断面図であり、図９に対応する図である。
図２８は、本開示の第２実施形態の変形例（第３変形例）に係る半導体装置の模式的な断面図であり、図１５に対応する図である。
図２９は、本開示の第２実施形態の変形例（第４変形例）に係る半導体装置の模式的な断面図であり、図１５に対応する図である。
図３０は、本開示の第２実施形態の変形例（第５変形例）に係る半導体装置の模式的な断面図であり、図１４に対応する図である。
図３１は、本開示の第５実施形態の変形例（第６変形例）に係る半導体装置の模式的な断面図であり、図２３に対応する図である。
図３２は、本開示の第５実施形態の変形例（第７変形例）に係る半導体装置の模式的な断面図であり、図２３に対応する図である。
【発明を実施するための形態】
【０００８】
［詳細な説明］
次に、本開示の実施形態を、添付図面を参照して詳細に説明する。
【０００９】
添付図面は、いずれも模式図であり、厳密に図示されたものではなく、縮尺、比率、角度等は必ずしも一致しない。添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。
【００１０】
この明細書において「ほぼ（substantially）」の文言が使用される場合、この文言は、比較対象の数値（形態）とほぼ等しい数値（形態）を含む他、比較対象の数値（形態）を基準とする±１０％の範囲の数値誤差（形態誤差）も含む。以下の説明では「第１」、「第２」、「第３」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。
（【００１１】以降は省略されています）

関連特許