特許ウォッチ

公開番号2025130526
公報種別公開特許公報(A)
公開日2025-09-08
出願番号2024027750
出願日2024-02-27
発明の名称入出力回路
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類H03K 19/0175 20060101AFI20250901BHJP(基本電子回路)
要約【課題】シングルエンド信号が入力される入力端子の数を削減することができる。
【解決手段】入出力回路は、第1の入力端子に入力された第1の入力信号と、第2の入力端子に入力された第2の入力信号と、の差分を増幅して差動増幅信号として出力する差動増幅回路と、テストモード及び通常モードの何れのモードで動作するかを指定するモード指定信号が入力されるモード指定信号入力端子と、前記第1の入力端子及び前記差動増幅回路の出力端と接続され、前記モード指定信号が前記テストモードを示す場合は、前記第1の入力端子に入力されたシングルエンド信号を出力し、前記モード指定信号が前記通常モードを示す場合は、前記差動増幅回路から出力された前記差動増幅信号を出力する出力回路と、を備える。
【選択図】図2
特許請求の範囲【請求項１】
第１の入力端子に入力された第１の入力信号と、第２の入力端子に入力された第２の入力信号と、の差分を増幅して差動増幅信号として出力する差動増幅回路と、
テストモード及び通常モードの何れのモードで動作するかを指定するモード指定信号が入力されるモード指定信号入力端子と、
前記第１の入力端子及び前記差動増幅回路の出力端と接続され、前記モード指定信号が前記テストモードを示す場合は、前記第１の入力端子に入力されたシングルエンド信号を出力し、前記モード指定信号が前記通常モードを示す場合は、前記差動増幅回路から出力された前記差動増幅信号を出力する出力回路と、
を備えた入出力回路。
続きを表示（約 1,300 文字）【請求項２】
前記出力回路と同一構成のダミー回路が前記第２の入力端子に接続された
請求項１記載の入出力回路。
【請求項３】
前記モード指定信号が前記テストモードを示す場合は、前記第１の入力端子に第１のシングルエンド信号が入力されると共に、前記第２の入力端子に第２のシングルエンド信号が入力され、
前記出力回路は、前記モード指定信号が前記テストモードを示す場合は、前記第１の入力端子に入力された第１のシングルエンド信号及び前記第２の入力端子に入力された第２のシングルエンド信号を出力する
請求項１記載の入出力回路。
【請求項４】
前記テストモードは、第１のテストモード及び第２のテストモードを含み、
前記モード指定信号入力端子は、第１のモード指定信号が入力される第１のモード指定信号入力端子及び第２のモード指定信号が入力される第２のモード指定信号入力端子を含み、
前記出力回路は、前記第１の入力端子、前記第２の入力端子、及び前記差動増幅回路の出力端と接続され、前記第１のモード指定信号及び前記第２のモード指定信号の組み合わせが前記第１のテストモードを示す場合は、前記第１の入力端子に入力されたシングルエンド信号を出力し、前記第１のモード指定信号及び前記第２のモード指定信号の組み合わせが前記第２のテストモードを示す場合は、前記第２の入力端子に入力されたシングルエンド信号を出力し、前記第１のモード指定信号及び前記第２のモード指定信号の組み合わせが前記通常モードを示す場合は、前記差動増幅回路の出力端から出力された前記差動増幅信号を出力する、
請求項１記載の入出力回路。
【請求項５】
前記モード指定信号が前記通常モードを示す場合に前記差動増幅回路をオンし、前記モード指定信号が前記テストモードを示す場合に前記差動増幅回路をオフするイネーブル信号を前記差動増幅回路に出力するイネーブル信号出力回路
を備えた請求項１～４の何れか１項に記載の入出力回路。
【請求項６】
第１の入力端子に入力された第１の入力信号と、第２の入力端子に入力された第２の入力信号と、の差分を増幅して差動増幅信号として出力する差動増幅回路と、
テストモード及び通常モードの何れのモードで動作するかを指定するモード指定信号が入力されるモード指定信号入力端子と、
前記第２の入力端子と前記差動増幅回路との間に設けられ、前記モード指定信号が前記テストモードを示す場合は、前記第１の入力端子に入力されたシングルエンド信号が前記差動増幅回路から出力されるように、前記第２の入力端子と前記差動増幅回路の入力端との接続を遮断し、前記モード指定信号が前記通常モードを示す場合は、前記差動増幅信号が前記差動増幅回路の出力端から出力されるように、前記第２の入力端子と前記差動増幅回路の入力端とが接続されるように、前記第２の入力端子と前記差動増幅回路の入力端との接続状態を切り替える切替回路と、
を備えた入出力回路。

発明の詳細な説明【技術分野】
【０００１】
開示の技術は、入出力回路に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
特許文献１には、一端が第１の基準電圧に結合される第１の負荷と、前記第１の負荷の他端にドレイン端が結合された第１のＭＯＳトランジスタと、一端が前記第１の基準電位に結合される第２の負荷と、前記第２の負荷の他端にドレイン端が結合された第２のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソース端及び前記第２のＭＯＳトランジスタのソース端との間にソース端またはドレイン端が接続された第３のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタのソース端と第２の基準電位との間に結合される第１の定電流源と、前記第２のＭＯＳトランジスタのソース端と前記第２の基準電位との間に結合される第２の定電流源とを有することを特徴とする入出力回路が開示されている。
【０００３】
特許文献２には、被試験デバイスから出力される差動またはシングルエンドの複数の入力信号を受信するピンエレクトロニクス回路であって、チャンネルごとに設けられ、対応するチャンネルの入力信号が入力される第１入力端子と、隣接するチャンネルの入力信号が入力される第２入力端子と、対応するチャンネルのタイミング発生器からのストローブ信号が入力されるストローブ端子と、を有し、前記第１入力端子の信号としきい値電圧との比較結果を前記ストローブ信号のタイミングでラッチした第１比較信号と、前記第１入力端子の信号と前記第２入力端子の信号との比較結果を前記ストローブ信号のタイミングでラッチした第２比較信号と、を生成可能に構成されたコンパレータユニットを備え、隣接する２つのチャンネルごとに、入力信号それぞれをシングルエンド信号として評価するモードと、隣接する２つのチャンネルの入力信号を差動信号として評価するモードと、が切りかえ可能に構成されることを特徴とするピンエレクトロニクス回路が開示されている。
【０００４】
特許文献３には、入力信号を受ける入力、第１入力を含む入力信号を増幅信号に増幅する増幅器、前記第１出力に接続された第１ゲート、第２出力に接続された第１第１端子と、第１節点に接続された第１第２端子を有する前記増幅信号を受ける第１トランジスタ、第２ゲート、第３入力に接続された第２第１端子と、前記第１節点に接続された第２第２端子を有する第２トランジスタ、前記第２出力と前記第２ゲートの間に接続された第２コンデンサ、前記第２出力と電圧源の間に接続された第１レジスタ、前記第３出力と前記電圧源の間に接続された第２レジスタ、および前記第１節点と接地の間に接続された電流源を含む前記増幅信号を差動信号ペアに変換するシングルエンド入力／差動エンド出力変換回路を含むシングルエンド入力／差動エンド出力増幅回路が開示されている。
【０００５】
特許文献４には、シングルエンド－差動増幅回路のシングルエンド電圧入力と差動段のバイアス端子の間に補償回路を接続し、差動段のバイアス端子に信号テイル電流を相殺する電流を供給する回路が開示されている。
【０００６】
特許文献５には、シングル入力信号を入力とする外部入力端子と、前記シングル入力信号を反転入力端子への入力とする第１の演算増幅器と、当該第１の演算増幅器の出力端子と反転入力端子間に設けられた第１の帰還回路と、第１の基準電圧源と、当該第１の基準電圧源から出力される第１の基準電圧信号を分圧して前記第１の演算増幅器の非反転入力端子に出力する第１の分圧回路と、前記第１の演算増幅器の出力信号を反転入力端子への入力とする第２の演算増幅器と、当該第２の演算増幅器の出力端子と反転入力端子間に設けられた第２の帰還回路と、第２の基準電圧源と、当該第２の基準電圧源から出力される第２の基準電圧信号を分圧して前記第２の演算増幅器の非反転入力端子に出力する第２の分圧回路と、前記第１の演算増幅器の出力端子と接続された第１の外部出力端子と、前記第２の演算増幅器の出力端子と接続された第２の外部出力端子とを具備し、前記第２の演算増幅器の非反転入力端子に印加される電圧値が、前記第１の演算増幅器の非反転入力端子に印加される電圧値の２倍になるように、前記第１の基準電圧信号及び第２の基準電圧信号を設定する、または前記第１の分圧回路及び第２の分圧回路の回路定数を設定することを特徴とするシングル差動変換回路が開示されている。
【先行技術文献】
【特許文献】
【０００７】
特開２０１１－２３９２２５号公報
特開２０１４－２０９２４号公報
特開２００７－２３５９３８号公報
特開平６－１７７６６８号公報
特開２００８－５１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
映像信号に対しディスプレイに合わせてフォーマット変換して出力するＬＳＩにおいては、高解像度に対応するために大容量のＤＲＡＭを積載するＭＣＰ（ＭｕｌｔｉＣｈｉｐＰａｃｋａｇｅ）の構成を採用する場合がある。ＭＣＰのチップ間の信号の授受を高速で行う場合には、ストローブ信号として低振幅の差動信号が使用される。また、テスト時に、混載したチップのＩＤを読み出す場合のように、低速で信号を授受する場合には、振幅の大きいシングルエンドの信号が使用される。
【０００９】
ＭＣＰの半導体装置では、テスト時にテスタで針を立てることが可能なパッドの数が限られる。また、例えばテストのためにシングルエンド信号専用の入力端子を設けると、ＩＯ部のチップ面積が大きくなるため、コストが増大する。
【００１０】
開示の技術は、上述した課題を解決するためになされたものであり、シングルエンド信号が入力される入力端子の数を削減することができる入出力回路を提供することを目的とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許