特許ウォッチ

公開番号2025134051
公報種別公開特許公報(A)
公開日2025-09-11
出願番号2025120364,2024074421
出願日2025-07-17,2020-05-13
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20250904BHJP(基本的電気素子)
要約【課題】インダクタンスを低減できる半導体装置を提供すること。
【解決手段】半導体装置1は、主面10aを有する基板10と、基板10の主面10aに実装される半導体素子40と、駆動パッド21と、複数の駆動ワイヤ60と、を含む。半導体素子40は、基板10の主面10aと同じ方向を向く表面40aと、表面40aに形成された駆動電極41とを有し、SiCを含む。複数の駆動ワイヤ60は、互いに離間した状態で駆動電極41と駆動パッド21とを接続する。複数の駆動ワイヤ60は、最も離間している組み合せを構成する第1駆動ワイヤ61及び第2駆動ワイヤ62を含む。第1駆動ワイヤ61及び第2駆動ワイヤ62は、基板10の主面10aに対して垂直な方向である第1方向からみて、駆動電極41側よりも駆動パッド21側の方が離れるように駆動電極41と駆動パッド21とに接続されている。
【選択図】図6
特許請求の範囲【請求項１】
主面を有する基板と、
前記主面に実装され、前記主面と同じ方向を向く表面と、前記表面に形成された駆動電極とを有し、ＳｉＣを含む半導体素子と、
駆動パッドと、
互いに離間した状態で前記駆動電極と前記駆動パッドとを接続する複数の駆動ワイヤと、を備え、
前記複数の駆動ワイヤは、最も離間している組み合せを構成する第１駆動ワイヤ及び第２駆動ワイヤを含み、
該第１駆動ワイヤ及び第２駆動ワイヤは、前記主面に対して垂直な方向である第１方向からみて、前記駆動電極側よりも前記駆動パッド側の方が離れるように前記駆動電極と前記駆動パッドとに接続されている
半導体装置。
続きを表示（約 1,900 文字）【請求項２】
前記第１方向と直交する方向を第２方向とし、前記第１方向及び前記第２方向と直交する方向を第３方向とすると、
前記半導体素子と前記駆動パッドとは少なくとも前記第２方向にずれており、
前記複数の駆動ワイヤは、前記第３方向に離間して配列されており、
前記第１駆動ワイヤ及び前記第２駆動ワイヤは、前記複数の駆動ワイヤのうちの前記第３方向の両端にある駆動ワイヤである
請求項１に記載の半導体装置。
【請求項３】
前記半導体装置は、
前記駆動電極上に形成された絶縁膜と、
前記絶縁膜の一部に前記駆動電極を露出するように形成された開口部と、
を有し、
前記開口部は、前記第１方向からみて、前記第２方向を短辺方向とし、前記第３方向を長辺方向とする矩形状に形成され、
前記第３方向における前記駆動パッドの大きさは、前記第３方向における前記開口部の大きさよりも大きい
請求項２に記載の半導体装置。
【請求項４】
前記第３方向における前記駆動パッドの大きさは、前記第３方向における前記半導体素子の大きさよりも大きい
請求項３に記載の半導体装置。
【請求項５】
前記第１駆動ワイヤは、前記第３方向における前記開口部の端部に露出した前記駆動電極に接続されている
請求項３又は４に記載の半導体装置。
【請求項６】
前記第１駆動ワイヤ及び前記第２駆動ワイヤはそれぞれ、前記駆動電極に接続されている駆動電極側端部と、前記駆動パッドに接続されている駆動パッド側端部とを有し、
前記第１方向からみて、前記第１駆動ワイヤ及び前記第２駆動ワイヤのそれぞれの前記駆動電極側端部は、前記第２方向において揃った状態で前記第３方向に配列されている
請求項２～５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１駆動ワイヤ及び前記第２駆動ワイヤはそれぞれ、前記駆動電極に接続されている駆動電極側端部と、前記駆動パッドに接続されている駆動パッド側端部とを有し、
前記第１方向からみて、前記第１駆動ワイヤ及び前記第２駆動ワイヤのそれぞれの前記駆動電極側端部は、前記第２方向にずれている
請求項２～５のいずれか一項に記載の半導体装置。
【請求項８】
主面を有する基板と、
前記主面に実装され、前記主面と同じ方向を向く表面と、前記表面に形成された駆動電極とを有し、ＳｉＣを含む半導体素子と、
駆動パッドと、
互いに離間した状態で前記駆動電極と前記駆動パッドとを接続する複数の駆動ワイヤと、を備え、
前記半導体素子は、
前記駆動電極上に形成された絶縁膜と、
前記絶縁膜の一部に前記駆動電極を露出するように形成された開口部と、
を有し、
前記主面に対して垂直な方向を第１方向とし、前記第１方向と直交する方向を第２方向とし、前記第１方向及び前記第２方向と直交する方向を第３方向とすると、
前記開口部は、前記第１方向からみて、前記第２方向を短辺方向とし、前記第３方向を長辺方向とする矩形状に形成され、
前記複数の駆動ワイヤは、最も離間している組み合わせを構成する第１駆動ワイヤ及び第２駆動ワイヤを含み、
前記駆動電極は、前記開口部によって露出している露出領域を有し、
前記露出領域は、前記第３方向の両端部である第１露出端部及び第２露出端部を有し、
前記第１駆動ワイヤは、前記露出領域の前記第３方向の中央部よりも前記第１露出端部側に接続され、
前記第２駆動ワイヤは、前記露出領域の前記第３方向の中央部よりも前記第２露出端部側に接続されている
半導体装置。
【請求項９】
前記半導体素子と前記駆動パッドとは少なくとも前記第２方向にずれており、
前記複数の駆動ワイヤは、前記第３方向に離間して配列されており、
前記第１駆動ワイヤ及び前記第２駆動ワイヤは、前記複数の駆動ワイヤのうちの前記第３方向の両端にある駆動ワイヤである
請求項８に記載の半導体装置。
【請求項１０】
前記第３方向における前記駆動パッドの大きさは、前記第３方向における前記開口部の大きさよりも大きい
請求項８又は９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 4,600 文字）【背景技術】
【０００２】
半導体装置は、基板と、基板に実装されたパワートランジスタ等の半導体素子と、半導体素子のソース電極と複数の駆動ワイヤを介して接続される駆動パッドを有する駆動リードと、半導体素子のゲート電極と制御ワイヤを介して接続される制御パッドを有する制御リードと、半導体素子を少なくとも封止する封止樹脂とを備える（例えば、特許文献１及び２参照）。また、特許文献２において、駆動リードは、封止樹脂から突出する駆動端子を備える。半導体素子は、半田によって基板に接続されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１７４９５１号公報
特開２０１６－１５２２４２号公報
【０００４】
［概要］
例えば特許文献１の半導体装置では、３本の駆動ワイヤが僅かに離間した状態で隣り合うように配置されている。このため、３本の駆動ワイヤがソース電極と駆動パッドとに接続されることにより、１本の駆動ワイヤの構成と比較して、インダクタンスを低減できるものの、複数の駆動ワイヤの配置関係に起因するインダクタンスの低減についてはなお改善の余地がある。なお、このような問題は、スイッチング素子に限られず、スイッチング素子に代えてダイオードを備える半導体装置についても同様に生じる場合がある。
【０００５】
また、例えば特許文献２の半導体装置では、基板が封止樹脂の裏面から露出することによって半導体素子の放熱性を向上させている。しかし、基板が封止樹脂の裏面から露出しているため、駆動端子と基板との間の絶縁耐力の向上について改善の余地がある。
【０００６】
本開示の一態様の半導体装置は、主面を有する基板と、前記主面に実装され、前記主面と同じ方向を向く表面と、前記表面に形成された駆動電極とを有し、ＳｉＣを含む半導体素子と、駆動パッドと、互いに離間した状態で前記駆動電極と前記駆動パッドとを接続する複数の駆動ワイヤと、を備え、前記複数の駆動ワイヤは、最も離間している組み合せを構成する第１駆動ワイヤ及び第２駆動ワイヤを含み、該第１駆動ワイヤ及び第２駆動ワイヤは、前記主面に対して垂直な方向である第１方向からみて、前記駆動電極側よりも前記駆動パッド側の方が離れるように前記駆動電極と前記駆動パッドとに接続されている。
【図面の簡単な説明】
【０００７】
図１は、第１実施形態の半導体装置の斜視図である。
図２は、図１の半導体装置の内部構造を示す平面図である。
図３は、図１の半導体装置の裏面図である。
図４は、図１の４－４線の模式的な断面図である。
図５は、図１の５－５線の模式的な断面図である。
図６は、図２の半導体素子及びその周辺の拡大図である。
図７は、第１実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図８は、第１実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図９は、第１実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１０は、第１実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１１は、第１実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１２は、第２実施形態の半導体装置の斜視図である。
図１３は、図１２の半導体装置の内部構造を示す平面図である。
図１４は、図１２の半導体装置の裏面図である。
図１５は、図１３の半導体素子及びその周辺の拡大図である。
図１６は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１７は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１８は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図１９は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２０は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２１は、第２実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２２は、第３実施形態の半導体装置の斜視図である。
図２３は、図２２の半導体装置の内部構造を示す平面図である。
図２４は、図２２の半導体装置の裏面図である。
図２５は、図２３の半導体素子及びその周辺の拡大図である。
図２６は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２７は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２８は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図２９は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図３０は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図３１は、第３実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図３２は、第４実施形態の半導体装置について、その内部構造を示す平面図である。
図３３は、第４実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図３４は、各実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図３５は、第５実施形態の半導体装置の斜視図である。
図３６は、図３５の半導体装置の内部構造を示す平面図である。
図３７は、図３５の半導体装置の裏面図である。
図３８は、図３５の３８－３８線の模式的な断面図である。
図３９は、図３５の３９－３９線の模式的な断面図である。
図４０は、図３６の半導体素子及びその周辺の拡大図である。
図４１は、比較例の半導体装置の平面図である。
図４２は、図４１の模式的な断面図である。
図４３は、第５実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図４４は、第５実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図４５は、第５実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図４６は、第５実施形態の半導体装置の斜視図である。
図４７は、図４６の半導体装置の内部構造を示す平面図である。
図４８は、図４６の半導体装置の裏面図である。
図４９は、図４６の４９－４９線の模式的な断面図である。
図５０は、図４６の５０－５０線の模式的な断面図である。
図５１は、図４７の半導体素子及びその周辺の拡大図である。
図５２は、第６実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図５３は、第６実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図５４は、第６実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図５５は、第６実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図５６は、第６実施形態の半導体装置の変更例について、半導体装置の模式的な断面図である。
図５７は、第６実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図５８は、図５７の５８－５８線の模式的な断面図である。
図５９は、各実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図６０は、各実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図６１は、図６０の半導体装置の側面図である。
図６２は、各実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図６３は、各実施形態の半導体装置の変更例について、半導体素子及びその周辺の拡大図である。
図６４は、各実施形態の半導体装置の変更例について、半導体装置の模式的な断面図である。
図６５は、各実施形態の半導体装置の変更例について、半導体装置の模式的な断面図である。
【０００８】
［詳細な説明］
以下、半導体装置の実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
【０００９】
（第１実施形態）
図１～図１１を参照して、半導体装置の第１実施形態について説明する。なお、図４及び図５の断面図について、便宜上、ハッチングを省略して示している。
【００１０】
図１に示すように、半導体装置１は、基板１０と、駆動リード２０と、制御リード３０と、基板１０の主面１０ａに実装された半導体素子４０と、半導体素子４０を封止する封止樹脂５０とを備える。駆動リード２０は、封止樹脂５０から突出したアウターリード２０Ａ、及び封止樹脂５０内に設けられ、アウターリード２０Ａと電気的に接続されたインナーリード２０Ｂを有する。本実施形態では、アウターリード２０Ａ及びインナーリード２０Ｂは一体化された単一部品である。制御リード３０は、封止樹脂５０から突出したアウターリード３０Ａ、及び封止樹脂５０内に設けられ、アウターリード３０Ａと電気的に接続されたインナーリード３０Ｂを有する。本実施形態では、アウターリード３０Ａ及びインナーリード３０Ｂは一体化された単一部品である。半導体装置１の封止樹脂５０の横寸法Ｌ２は、１０ｍｍ以下が好ましい。本実施形態の半導体装置１は、パッケージ外形規格（ＪＥＩＴＡ規格）がＴＯ（Transistor Outline）－２５２のパッケージである。詳細には、半導体装置１の縦寸法Ｌ１が９．５ｍｍ～１０．５０ｍｍ、横寸法Ｌ２が６．４ｍｍ～６．８ｍｍ、厚さ寸法Ｌ３が２．１ｍｍ～２．３ｍｍである。また、半導体装置１は、封止樹脂５０の１つの面から駆動リード２０のアウターリード２０Ａ及び制御リード３０のアウターリード３０Ａがそれぞれ延びる、いわゆるＳＩＰ（Single Inline Package）タイプである。
（【００１１】以降は省略されています）

関連特許