特許ウォッチ

公開番号2025139419
公報種別公開特許公報(A)
公開日2025-09-26
出願番号2024038338
出願日2024-03-12
発明の名称半導体記憶装置
出願人ローム株式会社
代理人弁理士法人太陽国際特許事務所
主分類G11C 29/00 20060101AFI20250918BHJP(情報記憶)
要約【課題】使用中であっても不良となったメインメモリセルを冗長メモリセルに置き換えることができる半導体記憶装置を提供する。
【解決手段】複数のメインメモリセルを含むメインメモリと、複数の冗長メモリセルを含む冗長メモリと、前記メインメモリセルを駆動する複数のワード線及び前記冗長メモリセルを駆動する複数のワード線を含むワード線群と、前記メインメモリセルから読み出されたデータの誤りを訂正する訂正部と、所定の数の前記ワード線毎に、前記メインメモリセルから読み出されたデータが前記訂正部で訂正された回数が所定の回数以上となった場合に、前記メインメモリセルの前記冗長メモリセルへの置き換えを要求する要求信号を出力する管理部と、を備えた半導体記憶装置。
【選択図】図2
特許請求の範囲【請求項１】
複数のメインメモリセルを含むメインメモリと、
複数の冗長メモリセルを含む冗長メモリと、
前記メインメモリセルを駆動する複数のワード線及び前記冗長メモリセルを駆動する複数のワード線を含むワード線群と、
前記メインメモリセルから読み出されたデータの誤りを訂正する訂正部と、
所定の数の前記ワード線毎に、前記メインメモリセルから読み出されたデータが前記訂正部で訂正された回数が所定の回数以上となった場合に、前記メインメモリセルについて前記冗長メモリセルへの置き換えを要求する要求信号を出力する管理部と、
を備えた半導体記憶装置。
続きを表示（約 440 文字）【請求項２】
前記管理部は、前記所定の数の前記ワード線毎に訂正回数をカウントする
請求項１に記載の半導体記憶装置。
【請求項３】
前記管理部は、電源が遮断される前に、前記訂正回数のカウント値を不揮発性の記憶部に記憶させる
請求項２に記載の半導体記憶装置。
【請求項４】
前記訂正部は、前記冗長メモリセルから読み出されたデータの誤りをさらに訂正し、
前記管理部が出力する前記要求信号は、所定の数の前記ワード線毎に、前記冗長メモリセルから読み出されたデータが前記訂正部で訂正された回数が所定の回数以上となった場合に、前記冗長メモリセルについて他の冗長メモリセルへの置き換えを要求する
請求項１に記載の半導体記憶装置。
【請求項５】
前記管理部から出力された前記要求信号に基づいて、前記メインメモリセルを前記冗長メモリセルに置き換える制御を行う制御部をさらに備えた
請求項１に記載の半導体記憶装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体記憶装置に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
不揮発性のメモリを有する半導体記憶装置では、メモリセルに不良が生じる場合がある。出荷前の検査時に、メインメモリセルの不良が検出された場合、当該メインメモリセルを、冗長メモリセルに置き換える技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－５９２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体記憶装置では、出荷後、半導体記憶装置の使用中に、メインメモリセルに不良が発生した場合に、不良となったメインメモリセルを冗長メモリセルに置き換えることができないという問題があった。
【０００５】
本開示は、使用中であっても不良となったメインメモリセルを冗長メモリセルに置き換えることができる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示の半導体記憶装置は、複数のメインメモリセルを含むメインメモリと、複数の冗長メモリセルを含む冗長メモリと、前記メインメモリセルを駆動する複数のワード線及び前記冗長メモリセルを駆動する複数のワード線を含むワード線群と、前記メインメモリセルから読み出されたデータの誤りを訂正する訂正部と、所定の数の前記ワード線毎に、前記メインメモリセルから読み出されたデータが前記訂正部で訂正された回数が所定の回数以上となった場合に、前記メインメモリセルについて前記冗長メモリセルへの置き換えを要求する要求信号を出力する管理部と、を備える。
【発明の効果】
【０００７】
本開示によれば、使用中であっても不良となったメインメモリセルを冗長メモリセルに置き換えることができる。
【図面の簡単な説明】
【０００８】
実施形態の半導体記憶装置の構成の一例を示すブロック図である。
実施形態のメモリの構成の一例を表す回路図である。
実施形態の訂正回数管理部の構成の一例を表す回路図である。
実施形態の半導体記憶装置により実行される訂正管理処理の流れの一例を示すフローチャートである。
実施形態の訂正回数管理部の構成の他の例を表す回路図である。
実施形態の訂正回数管理部の構成の他の例を表す回路図である。
実施形態の処理部により実行される要求処理の流れの一例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本開示の実施形態を詳細に説明する。なお、以下の実施形態は、本開示の技術を限定するものではない。
【００１０】
図１には、本実施形態の半導体記憶装置１０の構成の一例を表すブロック図が示されている。本実施形態の半導体記憶装置１０は、メモリコントローラ１２及びメモリ１４を備える。本実施形態の半導体記憶装置１０としては、例えば、フラッシュメモリ等が挙げられる。
（【００１１】以降は省略されています）

関連特許