特許ウォッチ

公開番号2025098673
公報種別公開特許公報(A)
公開日2025-07-02
出願番号2023214976
出願日2023-12-20
発明の名称半導体装置
出願人キオクシア株式会社
代理人個人,個人,個人,個人
主分類H01L 25/07 20060101AFI20250625BHJP(基本的電気素子)
要約【課題】複数の半導体チップを好適に積層可能な半導体装置を提供する。
【解決手段】一の実施形態によれば、半導体装置は、基板上に設けられた1つ以上の第1基板パッドと、前記基板上に設けられ、前記第1基板パッドに対し第1方向に配置された1つ以上の第1チップであって、各第1チップは、前記第1基板パッドに電気的に接続された1つ以上の第1チップパッドを有する、1つ以上の第1チップとを備える。前記装置はさらに、前記基板上に設けられた1つ以上の第2基板パッドと、前記第1チップ上に設けられ、前記第2基板パッドに対し前記第1方向と交差する第2方向に配置された1つ以上の第2チップであって、各第2チップは、前記第2基板パッドに電気的に接続された1つ以上の第2チップパッドを有する、1つ以上の第2チップとを備える。さらに、各第2チップパッドは、平面視で前記第1チップのうちの最上位の第1チップと重なる位置に配置されている。
【選択図】図1
特許請求の範囲【請求項１】
基板と、
前記基板上に設けられた１つ以上の第１基板パッドと、
前記基板上に設けられ、前記第１基板パッドに対し第１方向に配置された１つ以上の第１チップであって、前記第１チップの各々は、前記第１基板パッドに電気的に接続された１つ以上の第１チップパッドを有する、１つ以上の第１チップと、
前記基板上に設けられた１つ以上の第２基板パッドと、
前記第１チップ上に設けられ、前記第２基板パッドに対し前記第１方向と交差する第２方向に配置された１つ以上の第２チップであって、前記第２チップの各々は、前記第２基板パッドに電気的に接続された１つ以上の第２チップパッドを有する、１つ以上の第２チップとを備え、
前記第２チップパッドの各々は、平面視で前記第１チップのうちの最上位の第１チップと重なる位置に配置されている、半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記基板上に設けられた１つ以上の第３基板パッドと、
前記第２チップ上に設けられ、前記第３基板パッドに対し前記第２方向と交差する第３方向に配置された１つ以上の第３チップであって、前記第３チップの各々は、前記第３基板パッドに電気的に接続された１つ以上の第３チップパッドを各々が有する、１つ以上の第３チップとをさらに備え、
前記第３チップパッドの各々は、平面視で前記第２チップのうちの最上位の第２チップと重なる位置に配置されている、請求項１に記載の半導体装置。
【請求項３】
前記基板上に設けられた１つ以上の第４基板パッドと、
前記第３チップ上に設けられ、前記第４基板パッドに対し前記第３方向と交差する第４方向に配置された１つ以上の第４チップであって、前記第４チップの各々は、前記第４基板パッドに電気的に接続された１つ以上の第４チップパッドを有する、１つ以上の第４チップとをさらに備え、
前記第４チップパッドの各々は、平面視で前記第３チップのうちの最上位の第３チップと重なる位置に配置されている、請求項２に記載の半導体装置。
【請求項４】
前記第２チップ上に設けられ、前記第１基板パッドに対し前記第１方向に配置された１つ以上の第３チップであって、前記第３チップの各々は、前記第１基板パッドに電気的に接続された１つ以上の第３チップパッドを有する、１つ以上の第３チップをさらに備え、
前記第３チップパッドの各々は、平面視で前記第２チップのうちの最上位の第２チップと重なる位置に配置されている、請求項１に記載の半導体装置。
【請求項５】
前記第３チップ上に設けられ、前記第２基板パッドに対し前記第２方向に配置された１つ以上の第４チップであって、前記第４チップの各々は、前記第２基板パッドに電気的に接続された１つ以上の第４チップパッドを有する、１つ以上の第４チップをさらに備え、
前記第４チップパッドの各々は、平面視で前記第３チップのうちの最上位の第３チップと重なる位置に配置されている、請求項４に記載の半導体装置。
【請求項６】
前記第１チップは、前記第１方向に階段を形成するように積層された複数の第１チップを含み、
前記第２チップは、前記第２方向に階段を形成するように積層された複数の第２チップを含む、
請求項１に記載の半導体装置。
【請求項７】
前記複数の第１チップは、前記第１方向のみに階段を形成するように積層されており、
前記複数の第２チップは、前記第２方向と前記第１方向とに階段を形成するように積層されている、
請求項６に記載の半導体装置。
【請求項８】
前記第１チップは、前記第１方向に階段を形成するように積層された複数の第１チップを含み、
前記第２チップは、前記第２方向に階段を形成するように積層された複数の第２チップを含み、
前記第３チップは、前記第３方向に階段を形成するように積層された複数の第３チップを含む、
請求項２に記載の半導体装置。
【請求項９】
前記複数の第１チップは、前記第１方向のみに階段を形成するように積層されており、
前記複数の第２チップは、前記第２方向と前記第１方向とに階段を形成するように積層されており、
前記複数の第３チップは、前記第３方向と前記第２方向とに階段を形成するように積層されている、
請求項８に記載の半導体装置。
【請求項１０】
前記第１チップは、前記第１方向に階段を形成するように積層された複数の第１チップを含み、
前記第２チップは、前記第２方向に階段を形成するように積層された複数の第２チップを含み、
前記第３チップは、前記第３方向に階段を形成するように積層された複数の第３チップを含み、
前記第４チップは、前記第４方向に階段を形成するように積層された複数の第４チップを含む、
請求項３に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
複数の半導体チップを積層して半導体装置を製造する場合、半導体チップの積層により種々の問題が生じるおそれがある。例えば、半導体チップに対するワイヤボンディングが困難となるおそれがある。
【先行技術文献】
【特許文献】
【０００３】
特許第５６３５７５９号公報
特開２０１１－０４９４１２号公報
米国特許公開公報ＵＳ２００８／０１８５７３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
複数の半導体チップを好適に積層可能な半導体装置を提供する。
【課題を解決するための手段】
【０００５】
一の実施形態によれば、半導体装置は、基板と、前記基板上に設けられた１つ以上の第１基板パッドと、前記基板上に設けられ、前記第１基板パッドに対し第１方向に配置された１つ以上の第１チップであって、前記第１チップの各々は、前記第１基板パッドに電気的に接続された１つ以上の第１チップパッドを有する、１つ以上の第１チップとを備える。前記装置はさらに、前記基板上に設けられた１つ以上の第２基板パッドと、前記第１チップ上に設けられ、前記第２基板パッドに対し前記第１方向と交差する第２方向に配置された１つ以上の第２チップであって、前記第２チップの各々は、前記第２基板パッドに電気的に接続された１つ以上の第２チップパッドを有する、１つ以上の第２チップとを備える。さらに、前記第２チップパッドの各々は、平面視で前記第１チップのうちの最上位の第１チップと重なる位置に配置されている。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の構造を示す断面図である。
第１実施形態の半導体装置の構造を示す平面図である。
第１実施形態の半導体装置の製造方法を示す平面図(1/3)である。
第１実施形態の半導体装置の製造方法を示す平面図(2/3)である。
第１実施形態の半導体装置の製造方法を示す平面図(3/3)である。
第１実施形態の比較例の半導体装置の構造を示す断面図である。
第１実施形態の比較例の半導体装置の構造を示す平面図である。
第１実施形態の比較例の半導体装置の製造方法を示す平面図(1/3)である。
第１実施形態の比較例の半導体装置の製造方法を示す平面図(2/3)である。
第１実施形態の比較例の半導体装置の製造方法を示す平面図(3/3)である。
第１実施形態の半導体装置の構造を説明するための断面図である。
第１実施形態の半導体装置の構造を説明するための平面図である。
第２実施形態の半導体装置の構造を示す断面図である。
第２実施形態の半導体装置の構造を示す平面図である。
第２実施形態の半導体装置の製造方法を示す平面図(1/3)である。
第２実施形態の半導体装置の製造方法を示す平面図(2/3)である。
第２実施形態の半導体装置の製造方法を示す平面図(3/3)である。
第３実施形態の半導体装置の構造を示す断面図である。
第３実施形態の半導体装置の構造を示す平面図である。
第３実施形態の半導体装置の製造方法を示す平面図(1/3)である。
第３実施形態の半導体装置の製造方法を示す平面図(2/3)である。
第３実施形態の半導体装置の製造方法を示す平面図(3/3)である。
第４実施形態の半導体装置の構造を示す断面図である。
第４実施形態の半導体装置の構造を示す平面図である。
第４実施形態の半導体装置の製造方法を示す平面図(1/3)である。
第４実施形態の半導体装置の製造方法を示す平面図(2/3)である。
第４実施形態の半導体装置の製造方法を示す平面図(3/3)である。
第４実施形態の第１変形例の半導体装置の構造を示す断面図である。
第４実施形態の第１変形例の半導体装置の構造を示す平面図である。
第４実施形態の第２変形例の半導体装置の構造を示す平面図である。
第１実施形態の変形例の半導体装置の構造を示す断面図である。
第１実施形態の変形例の半導体装置の構造を示す平面図である。
第１実施形態の変形例の半導体装置の製造方法を示す平面図(1/3)である。
第１実施形態の変形例の半導体装置の製造方法を示す平面図(2/3)である。
第１実施形態の変形例の半導体装置の製造方法を示す平面図(3/3)である。
【発明を実施するための形態】
【０００７】
以下、本発明の実施形態を、図面を参照して説明する。図１～図３５において、同一の構成には同一の符号を付し、重複する説明は省略する。
【０００８】
（第１実施形態）
図１および図２はそれぞれ、第１実施形態の半導体装置の構造を示す断面図および平面図である。
【０００９】
本実施形態の半導体装置は、基板１と、樹脂層２と、複数の金属パッドＰ１と、複数の金属パッドＰ２と、複数の金属パッドＰ３と、複数の金属パッドＰ４とを備える。金属パッドＰ１は、１つ以上の第１基板パッドの例である。金属パッドＰ２は、１つ以上の第２基板パッドの例である。金属パッドＰ３は、１つ以上の第３基板パッドの例である。金属パッドＰ４は、１つ以上の第４基板パッドの例である。
【００１０】
本実施形態の半導体装置はさらに、金属パッドＰ１に電気的に接続された複数の半導体チップ１１～１２と、金属パッドＰ２に電気的に接続された複数の半導体チップ２１～２２と、金属パッドＰ３に電気的に接続された複数の半導体チップ３１～３２と、金属パッドＰ４に電気的に接続された複数の半導体チップ４１～４２とを備える。これらの半導体チップ１１～４２は、例えば半導体メモリチップである。半導体チップ１１～１２は、１つ以上の第１チップの例である。半導体チップ２１～２２は、１つ以上の第２チップの例である。半導体チップ３１～３２は、１つ以上の第３チップの例である。半導体チップ４１～４２は、１つ以上の第４チップの例である。
（【００１１】以降は省略されています）

関連特許