特許ウォッチ

公開番号2025103203
公報種別公開特許公報(A)
公開日2025-07-09
出願番号2023220410
出願日2023-12-27
発明の名称ケーブルアセンブリ
出願人日星電気株式会社
代理人
主分類H01R 9/05 20060101AFI20250702BHJP(基本的電気素子)
要約【課題】
同軸ケーブルを回路基板に接続したケーブルアセンブリにおいて、高周波信号の伝送時においても特性インピーダンスが安定し、クロストーク、挿入損失及び寸法の増大も抑制されたケーブルアセンブリを提供することにある。
【解決手段】
回路基板に接続された同軸ケーブルにおいて、誘電体が露出した部分を覆う導電部材を回路基板に設置する。導電部材は誘電体露出部の全長を覆うとともに、同軸ケーブルの外部導体と電気的に接続される。同軸ケーブルの内部導体は、導電部材に形成された内部導体収容部との間に間隙が形成されるように導電部材によって覆われる。
【選択図】図2

特許請求の範囲【請求項１】
内部導体と、前記内部導体の外周を被覆する誘電体と、前記誘電体の外周を被覆する外部導体とを有する同軸ケーブルを回路基板に接続したケーブルアセンブリであって、
前記同軸ケーブルの先端部において、少なくとも前記内部導体と前記外部導体とが段階的に露出することで、内部導体露出部と外部導体露出部とがそれぞれ形成され、
前記回路基板には信号パッドとグランドパッドが形成されており、
前記内部導体は前記内部導体露出部において前記信号パッドに電気的に接続され、
前記外部導体は前記外部導体露出部において前記グランドパッドに電気的に接続され、
前記回路基板の表面に設置される導電部材を有し、
前記導電部材は前記内部導体露出部の少なくとも一部を覆う内部導体収容部が形成され、前記内部導体露出部の外周面と前記内部導体収容部の内周面との間に間隙が形成されるよう前記回路基板の表面に設置されているとともに、前記外部導体と電気的に接続されていることを特徴とするケーブルアセンブリ。
続きを表示（約 1,600 文字）【請求項２】
前記内部導体露出部は、前記内部導体収容部の幅方向の中心に配置されていることを特徴とする、請求項１に記載のケーブルアセンブリ。
【請求項３】
前記内部導体露出部の外周面と前記内部導体収容部の内周面との間の間隙は略一定の距離になっていることを特徴とする、請求項２に記載のケーブルアセンブリ。
【請求項４】
前記同軸ケーブルの先端部において、前記内部導体、前記誘電体及び前記外部導体が段階的に露出することで、前記内部導体露出部と前記外部導体露出部との間に誘電体露出部が形成されるとともに、
前記導電部材には前記誘電体露出部を覆う誘電体収容部が形成されており、前記誘電体露出部の外周面と前記誘電体収容部の内周面とが接触するように前記導電部材が前記回路基板の表面に設置されていることを特徴とする、請求項１～３の何れか一項に記載のケーブルアセンブリ。
【請求項５】
前記導電部材には前記外部導体露出部を覆う外部導体収容部が形成されており、前記外部導体露出部の外周面と前記外部導体収容部の内周面とが接触していることを特徴とする、請求項１～３の何れか一項に記載のケーブルアセンブリ。
【請求項６】
前記導電部材には前記外部導体露出部を覆う外部導体収容部が形成されており、前記外部導体露出部の外周面と前記外部導体収容部の内周面とが接触していることを特徴とする、請求項４に記載のケーブルアセンブリ。
【請求項７】
前記同軸ケーブルの前記内部導体露出部が形成された側を先端側、その反対側を基端側とした際、前記同軸ケーブルが接続される前記信号パッドと前記グランドパッドのペアが、先端側から基端側に向かって前記回路基板上に複数列形成されているとともに、最先端側以外の列に設置された前記導電部材の少なくとも一つの表面に、先端側の列に接続された前記同軸ケーブルを収容することができるケーブル収容部が形成されていることを特徴とする、請求項１～３の何れか一項に記載のケーブルアセンブリ。
【請求項８】
前記同軸ケーブルの前記内部導体露出部が形成された側を先端側、その反対側を基端側とした際、前記同軸ケーブルが接続される前記信号パッドと前記グランドパッドのペアが、先端側から基端側に向かって前記回路基板上に複数列形成されているとともに、最先端側以外の列に設置された前記導電部材の少なくとも一つの表面に、先端側の列に接続された前記同軸ケーブルを収容することができるケーブル収容部が形成されていることを特徴とする、請求項４に記載のケーブルアセンブリ。
【請求項９】
前記同軸ケーブルの前記内部導体露出部が形成された側を先端側、その反対側を基端側とした際、前記同軸ケーブルが接続される前記信号パッドと前記グランドパッドのペアが、先端側から基端側に向かって前記回路基板上に複数列形成されているとともに、最先端側以外の列に設置された前記導電部材の少なくとも一つの表面に、先端側の列に接続された前記同軸ケーブルを収容することができるケーブル収容部が形成されていることを特徴とする、請求項５に記載のケーブルアセンブリ。
【請求項１０】
前記同軸ケーブルの前記内部導体露出部が形成された側を先端側、その反対側を基端側とした際、前記同軸ケーブルが接続される前記信号パッドと前記グランドパッドのペアが、先端側から基端側に向かって前記回路基板上に複数列形成されているとともに、最先端側以外の列に設置された前記導電部材の少なくとも一つの表面に、先端側の列に接続された前記同軸ケーブルを収容することができるケーブル収容部が形成されていることを特徴とする、請求項６に記載のケーブルアセンブリ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は同軸ケーブル、もしくは差動伝送路を構成するケーブルを回路基板に接続したケーブルアセンブリに関するものである。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
機器間や機器内を接続するケーブルとして、複数本の同軸ケーブルを回路基板に接続したケーブルアセンブリが広く使用されている。
【０００３】
このようなケーブルアセンブリは図１に示したように、同軸ケーブルの先端部で内部導体、誘電体及び外部導体を段階的に露出させ、内部導体及び外部導体を回路基板に設けた信号パッド及びグランドパッドへ半田等を用いて電気的に接続した構造が一般的である。
【０００４】
ところで、同軸ケーブルは所定の特性インピーダンスとなるよう、内部導体の直径、誘電体の比誘電率、外部導体層の内径等を設定するが、内部導体等を露出させた同軸ケーブルの先端部では同軸ケーブルが本来有する構造が崩れるため、特性インピーダンスの変動が発生する。
【０００５】
ケーブルアセンブリで伝送する高周波信号の周波数が比較的小さい場合（概ね１０ＭＨｚ以下）は特性インピーダンスの変動による影響は少なく、無視することも可能であるが、周波数が大きくなった場合（概ね１０ＭＨｚ以上）は特性インピーダンスの変動による影響が大きくなり、所望する信号伝送に対して無視できない影響を及ぼす場面も存在する。
【０００６】
この課題に対応するため、特性インピーダンスの変動を抑制する方法が種々提案されている。
【０００７】
例えば特許文献１では、同軸ケーブルの絶縁体露出部をシールド導体露出部にはんだ付けされた導電性部材で覆うことで、特性インピーダンスの不整合を抑制している。
【０００８】
また、特許文献２では内部に信号層が配置された基板にケーブルを垂直に接続させ、外部導体を基板のグランド層に半田付けすることで、ケーブルの基板への接合部におけるインピーダンスの不整合を解消している。
【０００９】
しかしながら、特許文献１に記載の発明は絶縁体露出部の上方を導電性部材で覆うことを意図したものであり、絶縁体の側面と導体芯線が露出することによる特性インピーダンスの変動やクロストーク悪化への対策は特段なされておらず、高周波信号の周波数が大きくなった際には信号伝送への悪影響が予想される。
【００１０】
特許文献２に記載の発明については、基板にケーブルを垂直に接続する必要があるため、ケーブルアセンブリの構造に自由度が少なく、特に基板の厚さ方向に沿った寸法が増大してしまうという課題が存在する。
【先行技術文献】
【特許文献】
（【００１１】以降は省略されています）

関連特許