特許ウォッチ

公開番号2025089335
公報種別公開特許公報(A)
公開日2025-06-12
出願番号2025042528,2022514870
出願日2025-03-17,2021-04-06
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類G11C 11/405 20060101AFI20250605BHJP(情報記憶)
要約【課題】アナログデータの保持が可能な半導体装置を提供する
【解決手段】4つのトランジスタと2つの容量素子を用いて、2つの保持回路と、2つのブートストラップ回路と1つのソースフォロワ回路を構成する。2つの保持回路のそれぞれに記憶ノードが設けられ、一方の記憶ノードにデータ電位が書き込まれ、他方の記憶ノードに参照電位が書き込まれる。データの読み出し時に、一方のブートストラップ回路で一方の記憶ノードの電位が昇圧され、他方のブートストラップ回路で他方の記憶ノードの電位が昇圧される。ソースフォロワ回路を用いて2つの記憶ノードの電位差を出力する。ソースフォロワ回路を用いることにより、出力インピーダンスを小さくすることができる。
【選択図】図1
特許請求の範囲【請求項１】
第１乃至第４トランジスタと、第１容量素子と、第２容量素子と、を有し、
前記第１トランジスタのソースまたはドレインの一方は、第１端子と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は、前記第２トランジスタの第１ゲートと電気的に接続され、
前記第１トランジスタのゲートは、第２端子と電気的に接続され、
前記第３トランジスタのソースまたはドレインの一方は、第３端子と電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は、前記第４トランジスタの第１ゲートと電気的に接続され、
前記第３トランジスタのゲートは、第４端子と電気的に接続され、
前記第２トランジスタのソースまたはドレインの一方は、第５端子と電気的に接続され、
前記第２トランジスタのソースまたはドレインの他方は、第７端子と電気的に接続され、
前記第４トランジスタのソースまたはドレインの一方は、第６端子と電気的に接続され、
前記第４トランジスタのソースまたはドレインの他方は、前記第７端子と電気的に接続され、
前記第２トランジスタの第２ゲートは、第８端子と電気的に接続され、
前記第４トランジスタの第２ゲートは、第９端子と電気的に接続され、
前記第１容量素子の一方の電極は、前記第２トランジスタのゲートと電気的に接続され、
前記第１容量素子の他方の電極は、前記第７端子と電気的に接続され、
前記第２容量素子の一方の電極は、前記第４トランジスタのゲートと電気的に接続され、
前記第２容量素子の他方の電極は、前記第７端子と電気的に接続されている、半導体装置。
続きを表示（約 230 文字）【請求項２】
請求項１において、
前記第１端子にアナログデータが供給される半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１トランジスタおよび前記第３トランジスタは、チャネルが形成される半導体層に酸化物半導体を含む半導体装置。
【請求項４】
請求項３において、
前記第２トランジスタおよび前記第４トランジスタは、チャネルが形成される半導体層に酸化物半導体を含む半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置に関する。
続きを表示（約 1,800 文字）【０００２】
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、蓄電装置、撮像装置、記憶装置、信号処理装置、プロセッサ、電子機器、システム、それらの駆動方法、それらの製造方法、またはそれらの検査方法を一例として挙げることができる。
【背景技術】
【０００３】
近年、パーソナルコンピュータ、スマートフォン、デジタルカメラなどさまざまな電子機器に、セントラルプロセシングユニット（ＣＰＵ）、グラフィクスプロセシングユニット（ＧＰＵ）、記憶装置、センサなどの電子部品が用いられている。当該電子部品は、微細化、および低消費電力など様々な面で改良が進んでいる。
【０００４】
特に、近年は電子機器で扱われているデータ量が増加しており、記憶容量の大きい記憶装置が求められている。このため、１つの記憶素子に多値データまたはアナログデータを保持する記憶装置の開発が検討されている。特許文献１および特許文献２では、多値データの書き込み、読み出しを可能にした半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
特開２０１２－２５６４００号公報
特開２０１４－１９９７０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
アナログデータの長期間保持と、保持されているアナログデータの正確な読み出しが実現可能な半導体装置が求められている。
【０００７】
チャネルが形成される半導体層にシリコンを含むトランジスタ（「Ｓｉトランジスタ」ともいう。）では、プロセスルールの縮小に伴い素子の微細化が進んでいる。また、素子の微細化に伴い、ゲート絶縁膜の薄膜化も進むため、ゲート絶縁膜を介したリーク電流が問題となる。
【０００８】
本発明の一態様は、アナログデータの保持が可能な半導体装置を提供することを課題の一とする。または、本発明の一態様は、保持されているアナログデータの正確な読み出しが可能な半導体装置を提供することを課題の一とする。または、本発明の一態様は、占有面積が低減された半導体装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置を提供することを課題の一とする。または、本発明の一態様は、記憶容量が大きい半導体装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。
【０００９】
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した課題、および他の課題のうち、少なくとも一つの課題を解決するものである。なお、本発明の一態様は、上記列挙した課題、および他の課題の全てを解決する必要はない。
【課題を解決するための手段】
【００１０】
本発明の一態様は、４つのトランジスタと２つの容量素子を用いて、２つの保持回路と、２つのブートストラップ回路と１つのソースフォロワ回路を構成する半導体装置である。２つの保持回路のそれぞれに記憶ノードが設けられ、一方の記憶ノードにデータ電位が書き込まれ、他方の記憶ノードに参照電位が書き込まれる。データの読み出し時に、一方のブートストラップ回路で一方の記憶ノードの電位が昇圧され、他方のブートストラップ回路で他方の記憶ノードの電位が昇圧される。ソースフォロワ回路を用いて２つの記憶ノードの電位差を出力する。ソースフォロワ回路を用いることにより、出力インピーダンスを小さくすることができる。
（【００１１】以降は省略されています）

関連特許