特許ウォッチ

公開番号2025094266
公報種別公開特許公報(A)
公開日2025-06-24
出願番号2025055669,2025501831
出願日2025-03-28,2023-07-17
発明の名称形成工程不要の抵抗変化型ランダムアクセスメモリ(RRAM)素子
出願人テトラメム、インク.
代理人弁理士法人信栄事務所
主分類G11C 13/00 20060101AFI20250617BHJP(情報記憶)
要約【課題】形成工程不要の抵抗変化型ランダムアクセスメモリ(RRAM)素子製造方法を提供する。
【解決手段】形成工程不要で複数の抵抗レベルに切り替えられるRRAM素子の製造方法は、RRAMセルを製造する工程と、RRAMセルをアニールする工程とを含む。RRAMセル300は、底部電極310、少なくとも1つの遷移金属酸化物を含む酸化物スイッチング層330、上部電極350及び酸化物スイッチング層と上部電極との間のインターフェース層340を含む。少なくとも1つの遷移金属酸化物は、HfO_x及びTaO_yの少なくとも一方を含み、x≦2.0、y≦2.5である。インターフェース層は、Al₂O₃、MgO、Y₂O₃、及びLa₂O₃の少なくとも1つの層を含む。
【選択図】図3
特許請求の範囲【請求項１】
形成工程不要のＲＲＡＭ素子を動作させる方法であって、
初期状態にある第１の形成工程不要のＲＲＡＭ素子に対して第１の読み出し動作を実行し、前記第１の形成工程不要のＲＲＡＭ素子の第１の初期抵抗を決定する工程と、
前記第１の形成工程不要のＲＲＡＭ素子に対して第１のリセット動作を実行し、前記第１の形成工程不要のＲＲＡＭ素子を前記第１の初期抵抗から第１の目標抵抗に切り替える工程と、
を含み、
前記第１の目標抵抗は、前記第１の初期抵抗よりも大きく、
前記第１の読み出し動作及び前記第１のリセット動作は、形成工程において前記第１の形成工程不要のＲＲＡＭ素子中に導電性フィラメントを予め形成することなく実行される、方法。
続きを表示（約 1,000 文字）【請求項２】
前記第１のリセット動作中の前記第１の形成工程不要のＲＲＡＭ素子を通る第１のリセット電流は５００μＡよりも大きくない、請求項１に記載の方法。
【請求項３】
前記第１の形成工程不要のＲＲＡＭ素子に対して第１のセット動作を実行し、前記第１の形成工程不要のＲＲＡＭ素子を前記第１の目標抵抗から第２の目標抵抗に切り替える工程をさらに含み、
前記第１のセット動作を実行する工程は、前記第１の形成工程不要のＲＲＡＭ素子に第１のセット電圧を印加する工程を含み、前記第１のセット電圧は１．０Ｖよりも大きくない、請求項１に記載の方法。
【請求項４】
前記第１の形成工程不要のＲＲＡＭ素子に対して前記第１のリセット動作を実行する工程は、前記第１の形成工程不要のＲＲＡＭ素子に第１のリセット電圧を印加する工程を含み、前記第１のセット電圧及び前記第１のリセット電圧は逆の極性を有する、請求項３に記載の方法。
【請求項５】
第２の形成工程不要のＲＲＡＭ素子に対して第２の読み出し動作を実行し、前記第２の形成工程不要のＲＲＡＭ素子の第２の初期抵抗を決定する工程と、
前記第２の形成工程不要のＲＲＡＭ素子に対して第２のセット動作を実行し、前記第２の形成工程不要のＲＲＡＭ素子を前記第２の初期抵抗から第３の目標抵抗に切り替える工程と、をさらに含み、
前記第３の目標抵抗は前記第２の初期抵抗よりも小さく、
前記第２の読み出し動作及び前記第２のセット動作は、形成工程において前記第２の形成工程不要のＲＲＡＭ素子中に導電性フィラメントを予め形成することなく実行される、請求項１に記載の方法。
【請求項６】
前記第２の形成工程不要のＲＲＡＭ素子に第２のリセット電圧を印加し、前記第２の形成工程不要のＲＲＡＭ素子を前記第３の目標抵抗から第４の目標抵抗に切り替える工程をさらに含み、
前記第２の形成工程不要のＲＲＡＭ素子に対する前記第２のセット動作を実行する工程は、前記第２の形成工程不要のＲＲＡＭ素子に第２のセット電圧を印加する工程を含み、前記第２のリセット電圧及び前記第２のセット電圧は逆の極性を有する、請求項５に記載の方法。
【請求項７】
前記第２のリセット電圧に応答する前記第２の形成工程不要のＲＲＡＭ素子を通る第２のリセット電流は５００μＡよりも大きくなく、前記第２のリセット電圧は１．０Ｖよりも大きくない、請求項６に記載の方法。

発明の詳細な説明【技術分野】
【０００１】
本開示の実施形態は、概して抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）デバイスに関し、より具体的には、形成工程不要ＲＲＡＭデバイス、及びその製造方法ならびに動作方法に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）素子は、調整可能かつ不揮発性の抵抗を有する２端子受動素子である。ＲＲＡＭ素子の抵抗は、ＲＲＡＭ素子に適切なプログラミング信号を印加することにより、高抵抗状態（ＨＲＳ）と低抵抗状態（ＬＲＳ）との間で電気的に切り替えることができる。ＲＲＡＭ素子は、メモリ内演算アプリケーション、不揮発性固体メモリ、画像処理アプリケーション、ニューラルネットワークなどを実装するために用いられるクロスバーアレイを形成するために使用され得る。
【発明の概要】
【０００３】
本開示のいくつかの態様の簡略化した概要を以下に示す。この概要は、本開示の広範な概要ではない。また、本開示の主要な特徴や重要な要素を特定したり、本開示の特定の実施形態や特許請求の範囲を定めたりすることを意図するものではない。その目的は、後に示すより詳細な説明の序文として、本開示のいくつかの概念を簡略化した形で提示することにある。
【０００４】
本開示の１つ以上の態様によれば、形成工程不要の抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）素子を製造する方法が提供される。この方法は、設計されたインターフェース層を有するＲＲＡＭセルを製造する工程と、ＲＲＡＭセルをアニールする工程とを含む。
【０００５】
いくつかの実施形態では、ＲＲＡＭセルの製造は、底部電極上に、少なくとも１つの遷移金属酸化物を含む酸化物スイッチング層を製造する工程と、酸化物スイッチング層上に、少なくとも１つの遷移金属酸化物よりも化学的に安定な材料を含むインターフェース層を製造する工程と、インターフェース層上に上部電極を製造する工程とを含む。
【０００６】
いくつかの実施形態では、ＲＲＡＭセルは、Ｎ
２
及びＨ
２
を含むフォーミングガス環境中でアニールされる。
【０００７】
いくつかの実施形態では、ＲＲＡＭセルは、約３５０℃から４５０℃の間のアニール温度でアニールされる。
【０００８】
いくつかの実施形態では、この方法は、さらに、ＲＲＡＭセル上に１つ以上の相互接続層を製造する工程を含み、ＲＲＡＭセルは１つ以上の相互接続層と共にアニールされる。
【０００９】
いくつかの実施形態では、１つ以上の相互接続層の製造は、ＲＲＡＭセルの上部電極上に、１つ以上の相互接続層の金属パッド又は金属ビアを製造する工程を含む。
【００１０】
いくつかの実施形態では、ＲＲＡＭと１つ以上の相互接続層は複数のアニール処理でアニールされる。ＲＲＡＭセルと１つ以上の相互接続層は、複数のアニール処理の各々において、約３５０℃から４５０℃の温度でフォーミングガス中でアニールされる。
（【００１１】以降は省略されています）

関連特許