特許ウォッチ

公開番号2025096165
公報種別公開特許公報(A)
公開日2025-06-26
出願番号2024198120
出願日2024-11-13
発明の名称メモリ装置およびその動作方法
出願人エスケーハイニックス株式会社,SK hynix Inc.
代理人弁理士法人三枝国際特許事務所
主分類G11C 16/08 20060101AFI20250619BHJP(情報記憶)
要約【課題】相対的に高いプログラム状態に対応するリード電圧のライジング時間を短縮して、リード動作の速度を向上させることができるメモリ装置およびその動作方法を提供する。
【解決手段】本技術は、メモリ装置およびその動作方法に関する。メモリ装置1100は、複数のメモリセルを含むメモリブロック110と、メモリブロック110に対する複数のリード電圧印加動作および複数のワードラインセッティング動作を実行するための周辺回路200と、複数のワードラインセッティング動作のうち少なくとも一つのワードラインセッティング動作は、残りのワードラインセッティング動作より高いワードライン電位に設定し、メモリブロック110のワードラインが設定されたワードライン電位を有するように周辺回路200を制御する制御ロジック300と、を含む。
【選択図】図7
特許請求の範囲【請求項１】
複数のメモリセルを含むメモリブロックと、
前記メモリブロックに対する複数のリード電圧印加動作および複数のワードラインセッティング動作を実行するための周辺回路と、
前記複数のワードラインセッティング動作のうち少なくとも一つのワードラインセッティング動作は、残りのワードラインセッティング動作より高いワードライン電位に設定し、前記メモリブロックのワードラインが前記設定されたワードライン電位を有するように前記周辺回路を制御する制御ロジックと、を含むメモリ装置。
続きを表示（約 1,400 文字）【請求項２】
前記複数のメモリセルは、消去状態および複数のプログラム状態を有し、前記周辺回路は、前記複数のリード電圧印加動作のそれぞれにおいて、前記消去状態および前記複数のプログラム状態を区分するための複数のリード電圧のうち少なくとも一つのリード電圧を前記ワードラインのうち選択されたワードラインに印加する請求項１に記載のメモリ装置。
【請求項３】
前記周辺回路は、前記複数のリード電圧印加動作の間に前記複数のワードラインセッティング動作のうちのいずれか一つを実行し、
前記複数のリード電圧印加動作のうち最も高い少なくとも一つのリード電圧を使用する特定の前記リード電圧印加動作を実行する直前に、前記少なくとも一つのワードラインセッティング動作を実行する請求項２に記載のメモリ装置。
【請求項４】
前記複数のリード電圧印加動作のそれぞれは、前記メモリセルの最下位ビット、中間ビット、および最上位ビットに対応する請求項２に記載のメモリ装置。
【請求項５】
前記周辺回路は、前記少なくとも一つのワードラインセッティング動作において、前記ワードラインが第１電圧レベルを有するように調節し、前記残りのワードラインセッティング動作において、前記ワードラインが第２電圧レベルを有するように調節し、
前記第１電圧レベルは、０Ｖより高い正の電圧レベルである請求項１に記載のメモリ装置。
【請求項６】
前記周辺回路は、前記複数のリード電圧印加動作のうち一番目のリード電圧印加動作を実行する前に、前記ワードラインを前記第２電圧レベルに調節する請求項５に記載のメモリ装置。
【請求項７】
前記周辺回路は、前記複数のリード電圧印加動作のうち最後のリード電圧印加動作を実行した後、前記ワードラインを前記第２電圧レベルに調節する請求項５に記載のメモリ装置。
【請求項８】
前記制御ロジックは、ワードライン設定部を含み、
前記ワードライン設定部は、前記複数のワードラインセッティング動作のそれぞれにおけるワードライン電位を設定する請求項１に記載のメモリ装置。
【請求項９】
複数のメモリセルを含むメモリブロックと、
前記メモリブロックに対する複数のリード電圧印加動作および複数のワードラインセッティング動作を交番的に実行するための周辺回路と、
前記複数のリード電圧印加動作のうち最も高いリード電圧を使用する第１特定リード電圧印加動作の直前に実行される複数のワードラインセッティング動作のうち第１特定ワードラインセッティング動作は、残りのワードラインセッティング動作より高いワードライン電位に設定し、前記メモリブロックのワードラインが前記設定されたワードライン電位を有するように前記周辺回路を制御する制御ロジックと、を含むメモリ装置。
【請求項１０】
前記制御ロジックは、前記複数のリード電圧印加動作のうち２番目に高いリード電圧を使用する第２特定リード電圧印加動作の直前に実行される前記複数のワードラインセッティング動作のうち第２特定ワードラインセッティング動作は前記第１特定ワードラインセッティング動作より低く、前記第１特定ワードラインセッティング動作および前記第２特定ワードラインセッティング動作を除いた残りのワードラインセッティング動作より高いワードライン電位に設定する請求項９に記載のメモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、電子装置に関し、より詳細には、メモリ装置およびその動作方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
最近、コンピュータ環境に対するパラダイム（ｐａｒａｄｉｇｍ）が、いつでも、どこでもコンピュータシステムを使用できるようにするユビキタスコンピューティング（ｕｂｉｑｕｉｔｏｕｓｃｏｍｐｕｔｉｎｇ）に転換されている。これにより、携帯電話、デジタルカメラ、ノートパソコンなどのような携帯型電子装置の使用が急増している。このような携帯型電子装置は、一般的にメモリ装置を利用するメモリシステム、すなわちデータ記憶装置を使用する。データ記憶装置は、携帯型電子装置の主記憶装置または補助記憶装置として使用される。
【０００３】
メモリ装置を利用するデータ記憶装置は、機械的な駆動部がなく安定性および耐久性に優れ、また、情報のアクセス速度が非常に速く、電力消費が少ないという利点がある。このような利点を有するメモリシステムの一例としてのデータ記憶装置は、ＵＳＢ（ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）メモリ装置、様々なインターフェースを有するメモリカード、ソリッドステートドライブ（ＳＳＤ：ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）などを含む。
【０００４】
メモリ装置は、揮発性メモリ装置（Ｖｏｌａｔｉｌｅｍｅｍｏｒｙｄｅｖｉｃｅ）と不揮発性メモリ装置（Ｎｏｎｖｏｌａｔｉｌｅｍｅｍｏｒｙｄｅｖｉｃｅ）に大きく分けられる。
【０００５】
不揮発性メモリ装置は、書き込みおよび読み出し速度が相対的に遅いが、電源供給が遮断されても記憶データを保持する。したがって、電源供給の有無にかかわらず、保持されるべきデータを格納するため、不揮発性メモリ装置が使用される。不揮発性メモリ装置には、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、ＭＲＯＭ（ＭａｓｋＲＯＭ）、ＰＲＯＭ（ＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＰＲＯＭ（ＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、ＥＥＰＲＯＭ（ＥｌｅｃｔｒｉｃａｌｌｙＥｒａｓａｂｌｅＰｒｏｇｒａｍｍａｂｌｅＲＯＭ）、フラッシュメモリ（Ｆｌａｓｈｍｅｍｏｒｙ）、ＰＲＡＭ（ＰｈａｓｅｃｈａｎｇｅＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、ＭＲＡＭ（ＭａｇｎｅｔｉｃＲＡＭ）、ＲＲＡＭ（ＲｅｓｉｓｔｉｖｅＲＡＭ）、ＦＲＡＭ（登録商標）（ＦｅｒｒｏｅｌｅｃｔｒｉｃＲＡＭ）などがある。フラッシュメモリは、ＮＯＲ型とＮＡＮＤ型に区分される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施例は、相対的に高いプログラム状態に対応するリード電圧のライジング時間を短縮して、リード動作の速度を向上させることができるメモリ装置およびその動作方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の実施例に係るメモリ装置は、複数のメモリセルを含むメモリブロックと、前記メモリブロックに対する複数のリード電圧印加動作および複数のワードラインセッティング動作を実行するための周辺回路と、前記複数のワードラインセッティング動作のうち少なくとも一つのワードラインセッティング動作は、残りのワードラインセッティング動作より高いワードライン電位に設定し、前記メモリブロックのワードラインが前記設定されたワードライン電位を有するように前記周辺回路を制御する制御ロジックと、を含む。
【０００８】
本発明の実施例に係るメモリ装置は、複数のメモリセルを含むメモリブロックと、前記メモリブロックに対する複数のリード電圧印加動作および複数のワードラインセッティング動作を交番的に実行するための周辺回路と、前記複数のリード電圧印加動作のうち最も高いリード電圧を使用する第１特定リード電圧印加動作の直前に実行される複数のワードラインセッティング動作のうち第１特定ワードラインセッティング動作は、残りのワードラインセッティング動作より高いワードライン電位に設定し、前記メモリブロックのワードラインが前記設定されたワードライン電位を有するように前記周辺回路を制御する制御ロジックと、を含む。
【０００９】
本発明の実施例に係るメモリ装置の動作方法は、メモリブロックの複数のワードラインを第１電圧レベルに調節する第１ワードラインセッティング動作を実行するステップと、前記選択されたワードラインに第１リード電圧印加動作を実行するステップと、前記第１リード電圧印加動作を実行した後、前記選択されたワードラインを第２電圧レベルに調節する第２ワードラインセッティング動作を実行するステップと、前記選択されたワードラインに第２リード電圧印加動作を実行するステップと、前記第２リード電圧印加動作を実行した後、前記選択されたワードラインを第３電圧レベルに調節する第３ワードラインセッティング動作を実行するステップと、前記選択されたワードラインに第３リード電圧印加動作を実行するステップと、を含み、前記第１リード電圧印加動作、前記第２リード電圧印加動作、および前記第３リード電圧印加動作のうち最も高いリード電圧を使用する前記第３リード電圧印加動作を実行する直前に実行される前記第３ワードラインセッティング動作の前記第３電圧レベルは、前記第１電圧レベルおよび前記第２電圧レベルより高い。
【発明の効果】
【００１０】
本技術は、リード動作時、相対的に高いプログラム状態に対応するリード電圧を印加する前に、ワードライン電位を正の電圧レベルに設定して、リード電圧のライジング時間を短縮することができる。これにより、リード動作の速度を向上させることができ、電力消費を低減することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許