特許ウォッチ

公開番号2025045946
公報種別公開特許公報(A)
公開日2025-04-02
出願番号2023154017
出願日2023-09-20
発明の名称記憶装置及び記憶装置の制御方法
出願人キオクシア株式会社
代理人個人,個人,個人
主分類G11C 13/00 20060101AFI20250326BHJP(情報記憶)
要約【課題】特性に優れた記憶装置を提供する。
【解決手段】実施形態の記憶装置は、第1の導電層と、第2の導電層と、第1の導電層と第2の導電層との間に設けられ、第1の状態と、第1の状態よりも電気抵抗の高い第2の状態を取り得るメモリ層と、を含むメモリセルと、書き込み処理を実行可能な制御回路と、を備え、書き込み処理は、メモリ層の状態を第2の状態から第1の状態へ変化させる場合に、第2の導電層に、正極性の第1の電圧と負極性で絶対値が第1の電圧の絶対値よりも大きい第2の電圧とを、最後に印加する電圧が第2の電圧となるように交互に複数回印加し、書き込み処理は、メモリ層の状態を第1の状態から第2の状態へ変化させる場合に、第2の導電層に、負極性の第3の電圧と正極性で絶対値が第3の電圧の絶対値よりも大きい第4の電圧とを、最後に印加する電圧が第4の電圧となるように交互に複数回印加する。
【選択図】図5
特許請求の範囲【請求項１】
第１の導電層と、
第２の導電層と、
前記第１の導電層と前記第２の導電層との間に設けられ、第１の状態と、前記第１の状態よりも電気抵抗の高い第２の状態を取り得るメモリ層と、を含むメモリセルと、
前記メモリセルに対する書き込み処理を実行可能な制御回路と、を備え、
前記書き込み処理は、前記メモリ層の状態を前記第２の状態から前記第１の状態へ変化させる場合に、前記第２の導電層に、正極性の第１の電圧と負極性で絶対値が前記第１の電圧の絶対値よりも大きい第２の電圧とを、最後に印加する電圧が前記第２の電圧となるように交互に複数回印加し、
前記書き込み処理は、前記メモリ層の状態を前記第１の状態から前記第２の状態へ変化させる場合に、前記第２の導電層に、負極性の第３の電圧と正極性で絶対値が前記第３の電圧の絶対値よりも大きい第４の電圧とを、最後に印加する電圧が前記第４の電圧となるように交互に複数回印加する、記憶装置。
続きを表示（約 1,300 文字）【請求項２】
前記第２の電圧の絶対値は、前記第１の電圧の絶対値の１．１倍以上５倍以下であり、
前記第４の電圧の絶対値は、前記第３の電圧の絶対値の１．１倍以上５倍以下である、請求項１記載の記憶装置。
【請求項３】
前記第２の電圧の印加により前記メモリ層に流れる電流の絶対値は、前記第１の電圧の印加により前記メモリ層に流れる電流の絶対値の１．１倍以上５倍以下であり、
前記第４の電圧の印加により前記メモリ層に流れる電流の絶対値は、前記第３の電圧の印加により前記メモリ層に流れる電流の絶対値の１．１倍以上５倍以下である、請求項１記載の記憶装置。
【請求項４】
前記制御回路は、前記メモリセルに対する読み出し処理を実行可能であり、
前記読み出し処理は、前記第２の導電層に所定の負電圧を印加して、前記第１の導電層と前記第２の導電層との間に流れる電流、又は、前記第２の導電層の電位を検知する、請求項１記載の記憶装置。
【請求項５】
前記所定の負電圧の絶対値は、前記第２の電圧の絶対値よりも小さい、請求項４記載の記憶装置。
【請求項６】
前記メモリセルは、前記第１の状態よりも電気抵抗が高く前記第２の状態よりも電気抵抗が低い第３の状態と、前記第３の状態よりも電気抵抗が高く前記第２の状態よりも電気抵抗が低い第４の状態と、を取り得る、請求項１記載の記憶装置。
【請求項７】
前記書き込み処理は、前記メモリ層の状態を前記第２の状態から前記第３の状態へ変化させる場合に、前記第２の導電層に、正極性の第５の電圧と負極性で絶対値が前記第５の電圧の絶対値よりも大きい第６の電圧とを、最後に印加する電圧が前記第５の電圧となるように交互に複数回印加し、
前記書き込み処理は、前記メモリ層の状態を前記第１の状態から前記第４の状態へ変化させる場合に、前記第２の導電層に、負極性の第７の電圧と正極性で絶対値が前記第７の電圧の絶対値よりも大きい第８の電圧を、最後に印加する電圧が前記第７の電圧となるように交互に複数回印加する、請求項６記載の記憶装置。
【請求項８】
前記メモリ層は、前記第１の導電層及び前記第２の導電層と接する、請求項１記載の記憶装置。
【請求項９】
前記メモリ層は単層である、請求項１記載の記憶装置。
【請求項１０】
前記メモリ層は、
ジルコニウム（Ｚｒ）、アルミニウム（Ａｌ）、イットリウム（Ｙ）、タンタル（Ｔａ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、及びニオブ（Ｎｂ）からなる群から選ばれる少なくとも一つの元素である第１の元素の酸化物又は酸窒化物と、
亜鉛（Ｚｎ）、スズ（Ｓｎ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、及びビスマス（Ｂｉ）からなる群から選ばれる少なくとも一つの元素である第２の元素と、テルル（Ｔｅ）、硫黄（Ｓ）、及びセレン（Ｓｅ）からなる群から選ばれる少なくとも一つの元素である第３の元素との化合物と、
を含む、請求項１記載の記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、記憶装置及び記憶装置の制御方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
大容量の不揮発性記憶装置として、クロスポイント型の２端子の記憶装置がある。クロスポイント型の２端子の記憶装置は、メモリセルの微細化・高集積化が容易である。
【０００３】
クロスポイント型の２端子の記憶装置のメモリセルには、例えば、メモリセルが抵抗変化機能とスイッチング機能を兼ね備えたメモリセルがある。メモリセルがスイッチング機能を有することで、選択メモリセル以外のメモリセルに流れる電流が抑制される。
【先行技術文献】
【特許文献】
【０００４】
米国特許出願公開第２０２１／０３６６５４１号明細書
米国特許出願公開第２０２３／００５１８９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、特性に優れた記憶装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の記憶装置は、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に設けられ、第１の状態と、前記第１の状態よりも電気抵抗の高い第２の状態を取り得るメモリ層と、を含むメモリセルと、前記メモリセルに対する書き込み処理を実行可能な制御回路と、を備え、前記書き込み処理は、前記メモリ層の状態を前記第２の状態から前記第１の状態へ変化させる場合に、前記第２の導電層に、正極性の第１の電圧と負極性で絶対値が前記第１の電圧の絶対値よりも大きい第２の電圧とを、最後に印加する電圧が前記第２の電圧となるように交互に複数回印加し、前記書き込み処理は、前記メモリ層の状態を前記第１の状態から前記第２の状態へ変化させる場合に、前記第２の導電層に、負極性の第３の電圧と正極性で絶対値が前記第３の電圧の絶対値よりも大きい第４の電圧とを、最後に印加する電圧が前記第４の電圧となるように交互に複数回印加する。
【図面の簡単な説明】
【０００７】
第１の実施形態の記憶装置のブロック図。
第１の実施形態の記憶装置のメモリセルの模式断面図。
第１の実施形態の記憶装置の電流電圧特性の一例の説明図。
第１の実施形態の記憶装置のメモリ動作の一例の説明図。
第１の実施形態の記憶装置の書き込み処理の一例の説明図。
第１の実施形態の記憶装置の課題の説明図。
第２の実施形態の記憶装置の電流電圧特性の一例の説明図。
第２の実施形態の記憶装置のメモリ動作の一例の説明図。
第２の実施形態の記憶装置の書き込み処理の一例の説明図。
第２の実施形態の記憶装置の書き込み処理の一例の説明図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【０００９】
本明細書中の記憶装置を構成する化学組成の定性分析及び定量分析は、例えば、ラザフォード後方散乱分光法（ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｓｃｏｐｙ：ＲＢＳ）、二次イオン質量分析法（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（ＥｎｅｒｇｙＤｉｓｐｅｒｓｉｖｅＸ－ｒａｙＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）や電子エネルギー損失分光法（ＥｌｅｃｔｒｏｎＥｎｅｒｇｙＬｏｓｓＳｐｅｃｔｒｏｓｃｏｐｙ：ＥＥＬＳ）などにより行うことが可能である。また、記憶装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、記憶装置を構成する部材の構成物質の同定、存在割合、結合状態、局所構造（原子間距離、配位数）、化学状態の計測には、例えば、Ｘ線光電子分光法（Ｘ－ｒａｙＰｈｏｔｏｅｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、Ｘ線吸収微細構造解析（Ｘ－ｒａｙＡｂｓｏｒｐｔｉｏｎＦｉｎｅＳｔｒｕｃｔｕｒｅ：ＸＡＦＳ）、ラマン分光法（ＲａｍａｎＳｐｅｃｔｒｏｓｃｏｐｙ：Ｒａｍａｎ）、又はＥＥＬＳを用いることが可能である。
【００１０】
（第１の実施形態）
第１の実施形態の記憶装置は、第１の導電層と、第２の導電層と、第１の導電層と第２の導電層との間に設けられ、第１の状態と、第１の状態よりも電気抵抗の高い第２の状態を取り得るメモリ層と、を含むメモリセルと、メモリセルに対する書き込み処理を実行可能な制御回路と、を備え、書き込み処理は、メモリ層の状態を第２の状態から第１の状態へ変化させる場合に、第２の導電層に、正極性の第１の電圧と負極性で絶対値が第１の電圧の絶対値よりも大きい第２の電圧とを、最後に印加する電圧が第２の電圧となるように交互に複数回印加し、書き込み処理は、メモリ層の状態を第１の状態から第２の状態へ変化させる場合に、第２の導電層に、負極性の第３の電圧と正極性で絶対値が第３の電圧の絶対値よりも大きい第４の電圧とを、最後に印加する電圧が第４の電圧となるように交互に複数回印加する。
（【００１１】以降は省略されています）

関連特許