特許ウォッチ

公開番号2025083117
公報種別公開特許公報(A)
公開日2025-05-30
出願番号2023196813
出願日2023-11-20
発明の名称半導体装置、及びメモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類H01L 25/04 20230101AFI20250523BHJP(基本的電気素子)
要約【課題】信頼性を向上する。
【解決手段】実施形態の半導体装置は、第1基板と、上記第1基板の第1面の第1領域に設けられた半導体チップと、上記第1面の第2領域に設けられた第1構造体と、を備え、上記第1基板は、上記第1基板に埋設された配線と、上記半導体チップ及び上記配線に接続され、上記第1面に露出する第1導電体と、上記配線を介して上記第1導電体に接続され、上記第1基板の第2面に露出する第2導電体と、を含み、上記第1面を基準として、上記第1構造体の上記第1面に垂直な第1方向の高さは、上記半導体チップの上記第1方向の高さより高い。
【選択図】図2
特許請求の範囲【請求項１】
第１基板と、
前記第１基板の第１面の第１領域に設けられた半導体チップと、
前記第１面の第２領域に設けられた第１構造体と、
を備え、
前記第１基板は、
前記第１基板に埋設された配線と、
前記半導体チップ及び前記配線に接続され、前記第１面に露出する第１導電体と、
前記配線を介して前記第１導電体に接続され、前記第１基板の第２面に露出する第２導電体と、
を含み、
前記第１面を基準として、前記第１構造体の前記第１面に垂直な第１方向の高さは、前記半導体チップの前記第１方向の高さより高い、
半導体装置。
続きを表示（約 720 文字）【請求項２】
前記第１面を前記第１基板の下面として、前記半導体装置を、第３面に静置した際に、前記半導体チップは前記第３面に接しない、
請求項１記載の半導体装置。
【請求項３】
前記第１構造体とは独立に、前記第２領域に設けられる第２構造体をさらに備える、
請求項１記載の半導体装置。
【請求項４】
前記第１基板は、前記第１面に露出し、接地電位又は電源電位が供給される第３導電体、
をさらに含み、
前記第１構造体は、抵抗であり、前記第３導電体に接続される、
請求項１記載の半導体装置。
【請求項５】
前記第１構造体は、前記第１方向に並ぶ第１電極及び第２電極を有し、
前記第１電極は、前記第３導電体に接続される、
請求項４記載の半導体装置。
【請求項６】
前記第１基板は、前記第１面に露出し、互いに離間して設けられる第３導電体及び第４導電体、
をさらに含み、
前記第１構造体は、前記第３導電体及び前記第４導電体の間に設けられたキャパシタである、
請求項１記載の半導体装置。
【請求項７】
前記第２領域は、前記第１面のうち前記第１領域を除く領域である、
請求項１記載の半導体装置。
【請求項８】
前記半導体チップは、メモリのコントローラを含む、
請求項１乃至請求項７のいずれか一項記載の半導体装置。
【請求項９】
請求項８記載の半導体装置と、
前記半導体装置が、実装される第２基板と、
を備える、
メモリシステム。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置、及びメモリシステムに関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
再配線基板を介してプリント基板（ＰＣＢ）等に実装可能に構成された半導体装置が知られている。再配線基板には、電子部品を構成する半導体チップが実装される。
【先行技術文献】
【特許文献】
【０００３】
特開昭６１－１２４１５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
信頼性を向上する。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１基板と、上記第１基板の第１面の第１領域に設けられた半導体チップと、上記第１面の第２領域に設けられた第１構造体と、を備え、上記第１基板は、上記第１基板に埋設された配線と、上記半導体チップに接続され、上記第１面に露出する第１導電体と、上記配線を介して上記第１導電体に接続され、上記第１基板の第２面に露出する第２導電体と、を含み、上記第１面を基準として、上記第１構造体の上記第１面に垂直な第１方向の高さは、上記半導体チップの上記第１方向の高さより高い。
【図面の簡単な説明】
【０００６】
実施形態に係るメモリシステム及びホスト機器を含むストレージシステムの構成の一例を示すブロック図。
実施形態に係る半導体装置の外観の一例を示す斜視図。
実施形態に係るメモリシステムにおける、基板に実装された半導体装置の外観の一例を示す側面図。
実施形態に係る半導体装置の断面構造の一例を示す断面図。
変形例に係る半導体装置の外観の一例を示す斜視図。
【発明を実施するための形態】
【０００７】
以下、図面を参照して、実施形態が説明される。なお、図面の寸法及び比率は、必ずしも現実のものと同一とは限らない。また、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。
【０００８】
１実施形態
実施形態に係るメモリシステムについて説明する。
【０００９】
１．１メモリシステム
まず、メモリシステムの構成の例について、図１を用いて説明する。図１は、実施形態に係るメモリシステム及びホスト機器を含むストレージシステムの構成の一例を示すブロック図である。
【００１０】
メモリシステム１は、例えば、基板３、半導体装置１０、ＤＲＡＭ（Dynamic Random Access Memory）２０、及び１つ以上のＮＡＮＤ型フラッシュメモリ３０を備える。以下、ＮＡＮＤ型フラッシュメモリ３０を、ＮＡＮＤメモリ３０とも呼ぶ。
（【００１１】以降は省略されています）

関連特許